Руководство пользователя MSP430 (1041606), страница 30
Текст из файла (страница 30)
ME2, регистр 2 включения модуля
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|
|
|
| USPIE1 |
|
|
| USPIE0** |
|
|
|
| rw-0 |
|
|
| rw-0 |
|
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
| USPIE1 | Бит 4 | Включение USART1 SPI. Этот бит включает режим SPI для USART1. 0 Модуль выключен 1 Модуль включен |
|
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
| USPIE0** | Бит 0 | Включение USART0 SPI. Этот бит включает режим SPI для USART0. 0 Модуль выключен 1 Модуль включен |
** Только устройства MSP430x12xx
IE1, регистр 1 разрешения прерываний
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| UTXIE0* | URXIE0* |
|
|
|
|
|
|
| rw-0 | rw-0 |
|
|
|
|
|
|
| UTXIE0* | Бит 7 | Разрешение прерывания при передаче USART0. Этот бит разрешает прерывание UTXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
| URXIE0* | Бит 6 | Разрешение прерывания при приеме USART0. Этот бит разрешает прерывание URXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
|
| Биты 5-0 | Эти биты могут быть использованы другими модулями. См. справочные данные конкретного устройства. |
* Не используется в устройствах MSP430x12xx. См. IE2 для битов разрешения прерывания USART0 MSP430x12xx.
IE2, регистр 2 разрешения прерывания
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| UTXIE1 | URXIE1 |
|
| UTXIE0** | URXIE0** |
|
|
| rw-0 | rw-0 |
|
| rw-0 | rw-0 |
|
|
|
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
| UTXIE1 | Бит 5 | Разрешение прерывания при передаче USART1. Этот бит разрешает прерывание UTXIFG1. 0 Прерывание не разрешено 1 Прерывание разрешено |
| URXIE1 | Бит 4 | Разрешение прерывания при приеме USART1. Этот бит разрешает прерывание URXIFG1. 0 Прерывание не разрешено 1 Прерывание разрешено |
|
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
| UTXIE0** | Бит 1 | Разрешение прерывания при передаче USART0. Этот бит разрешает прерывание UTXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
| URXIE0** | Бит 0 | Разрешение прерывания при приеме USART0. Этот бит разрешает прерывание URXIFG0. 0 Прерывание не разрешено 1 Прерывание разрешено |
** Только в устройствах MSP430x12xx
IFG1, регистр 1 флагов прерываний
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
| UTXIFG0* | URXIFG0* |
|
|
|
|
|
|
| rw-1 | rw-0 |
|
|
|
|
|
|
| UTXIFG0* | Бит 7 | Флаг прерывания при передаче USART0. UTXIFG0 устанавливается, когда U0TXBUF пуст. 0 Прерывание не ожидается 1 Прерывание ожидается |
| URXIFG0* | Бит 6 | Флаг прерывания при приеме USART0. URXIFG0 устанавливается, когда в U0TXBUF принят полный символ. 0 Прерывание не ожидается 1 Прерывание ожидается |
|
| Биты 5-0 | Эти биты могут быть использованы другими модулями. См. справочные данные конкретного устройства. |
* Не используется в устройствах MSP430x12xx. См. IFG2 для битов флагов прерывания USART0 MSP430x12xx.
IFG2, регистр 2 флагов прерываний
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|
|
| UTXIFG1 | URXIFG1 |
|
| UTXIFG0** | URXIFG0** |
|
|
| rw-1 | rw-0 |
|
| rw-1 | rw-0 |
|
| Биты 7-6 | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
| UTXIFG1 | Бит 5 | Флаг прерывания при передаче USART1. UTXIFG1 устанавливается, когда U1TXBUF пуст. 0 Прерывание не ожидается 1 Прерывание ожидается |
| URXIFG1 | Бит 4 | Флаг прерывания при приеме USART1. URXIFG1 устанавливается, когда в U1RXBUF принят полный символ. 0 Прерывание не ожидается 1 Прерывание ожидается |
|
| Биты | Эти биты могут использоваться другими модулями. См. справочные данные конкретного устройства. |
| UTXIFG0** | Бит 1 | Флаг прерывания при передаче USART0. UTXIFG0 устанавливается, когда U0TXBUF пуст. 0 Прерывание не ожидается 1 Прерывание ожидается |
| URXIFG0** | Бит 0 | Флаг прерывания при приеме USART0. URXIFG0 устанавливается, когда в U0RXBUF принят полный символ. 0 Прерывание не ожидается 1 Прерывание ожидается |
** Только в устройствах MSP430x12xx
Раздел 15 Периферийный интерфейс USART, режим I2C
Универсальный синхронно/асинхронный приемопередающий (USART) периферийный интерфейс поддерживает связь по I2C в модулях USART0 устройств MSP430x15x и MSP430x16x. Этот раздел описывает режим I2C.
15.1 Введение в модуль I2C
Модуль управления взаимообменом между интегральными схемами (I2C) обеспечивает интерфейс между MSP430 и I2C-совместимыми устройствами через последовательную двухпроводную шину I2C. Внешние компоненты, подключенные к шине I2C последовательно передают и принимают последовательные данные в/из USART через 2-х проводной I2C-интерфейс.
Модуль I2C имеет следующие возможности:
-
Соответствует спецификации I2C v2.1 Philips Semiconductor
- Побитный/побайтный формат передачи
- 7-разрядный и 10-разрядный режимы адресации устройств
- Общий вызов
- Старт/рестарт/стоп
- Режим приемника передатчик/ведущий со многими ведущими
- Режим передатчика приемник/ведомый со многими ведущими
- Комбинированный режим ведущего передача/прием и прием/передача
- Поддерживаются стандартный режим до 100 кбод и быстрый режим до 400 кбод -
Встроенный FIFO для буферирования чтения и записи
-
Программируемая генерация тактовых импульсов
-
16-разрядный доступ к данным для увеличения пропускной способности шины
-
Разработан с учетом пониженного энергопотребления
-
Два триггера DMA
-
Расширенные возможности прерываний
-
Реализован только в USART0
На рис.15-1 показана блок-схема модуля I2C.
Рис.15-1. Блок-схема USART: режим I2C
15.2 Функционирование модуля I2C
Модуль I2C поддерживает любые ведущие и ведомые устройства, совместимые с I2C. На рис.15-2 показан пример шины I2C. Каждое устройство обладает уникальным адресом и может работать и как передатчик и как приемник. Устройство, подключенное к шине I2C, во время передачи данных может рассматриваться как ведущее или ведомое. Ведущий инициирует передачу данных и генерирует тактовый сигнал SCL. Любое устройство, адресованное ведущим, рассматривается как ведомое.
Рис.15-2. Схема подключений на шине I2C
При обмене данными на I2C используется вывод последовательных данных (SDA) и вывод последовательного тактирования (SCK). Оба вывода SDA и SCL являются двунаправленными и должны подключаться к положительному источнику напряжения через нагрузочные («подтягивающие») резисторы.
| Примечание: Уровни SDA и SCL |
15.2.1 Последовательные данные I2C
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
