F18-19 (1041602), страница 6
Текст из файла (страница 6)
Модель отладкиИнтегрированные средстваразработки фирмы CYGNALWINDOWS 95/98/NT/2000/XPБПRS-232JTAG (x4), VDD, GNDVDDGNDПЕЧАТНАЯ ПЛАТАC8051F00513Ред. 1.2C8051F018C8051F0191.4. Программируемые цифровые порты ввода/вывода и матрица соединенийМК имеет стандартные для архитектуры 8051 порты (0, 1, 2 и 3). В МК С8051F018 все четыре портасоединены с внешними выводами. В МК С8051F019 порты 0 и 1 соединены с внешними выводами. Неподключенные к внешним выводам порты доступны программе пользователя как регистры общего назначения.Порты функционируют в соответствии со стандартом 8051 с некоторыми дополнительными возможностями.Каждый вывод порта может быть настроен либо как вход-выход, либо как выход с открытым стоком.Кроме того возможно общее отключение подтягивающих резисторов, что позволяет еще более снизитьэнергопотребление в критичных к этому параметру приложениях.Наиболее важным усовершенствованием является цифровая матрица.
По существу это большая сетьцифровой коммутации, которая позволяет необходимым образом соединять внутренние цифровые системныересурсы с выводами портов ввода/вывода Р0, Р1 и Р2 (см. рис.1.7). При это возможны любые комбинации, вотличие от МК со стандартными мультиплексированными портами ввода/вывода.При помощи регистров управления матрицей на выводы портов могут быть выведены сигналы отвнутренних таймеров/счетчиков, от последовательных интерфейсов, аппаратные прерывания, входной сигналзапуска АЦП, выходы компараторов и др.
Это позволяет пользователю выбрать точную комбинацию связеймежду портами ввода/вывода общего назначения и цифровыми ресурсами, необходимую для каждогоконкретного приложения.Рисунок 1.7. Структурная схема цифровой матрицы(внутренние цифровые сигналы)НаибольшийприоритетНаименьшийприоритет2SMBusРегистры PRT0CF,PRT1CF, PRT2CFРегистры XBR0,XBR1, XBR24SPI2УАПП6ПМСВнешниевыводыПриоритетныйдекодер8Выходыкомп-в26T0, T1,T2P0.0НаибольшийприоритетP0.7Цифроваяматрица8SYSCLKCNVSTR8P0Ячейкиввода/выводапорта 0(P0.0-P0.7)Ячейкиввода/выводапорта 1P1.0Ячейкиввода/выводапорта 2P2.0P1.7P2.7Наименьшийприоритет8P1Защелкипортов(P1.0-P1.7)РегистрPRT3CF8P2P3(P2.0-P2.7)Ячейкиввода/выводапорта 3(P3.0-P3.7)Ред.
1.2P3.0P3.714C8051F018C8051F0191.5. Программируемый массив счетчиков (ПМС)МК C8051F018/19 кроме четырех 16-разрядных таймеров/счетчиков общего назначения имеютвнутренний программируемый массив счетчиков (ПМС). ПМС состоит из специального 16-разрядноготаймера/счетчика временных интервалов с пятью программируемыми модулями захват/сравнение. В качестветактового сигнала для этого счетчика могут использоваться:- сигнал системного тактового генератора с частотой, деленной на 12;- сигнал системного тактового генератора с частотой, деленной на 4;- сигнал переполнения таймера 0;- сигнал от внешнего входа тактирования (ECI – external clock input).Каждый модуль захват/сравнение может быть настроен на работу в одном из четырех режимов:- захват, управляемый фронтом (сигнала);- программный таймер;- высоко скоростной выход;- широтно-импульсный модулятор.Входы/выходы модулей захват/сравнение ПМС и внешний вход тактирования (ECI) соединены спортами ввода/вывода МК через цифровую коммутирующую матрицу.Рисунок 1.8.
Структурная схема модуля ПМССистемныйтактовыйгенератор/4/1216-разрядныйтаймер-счетчикПереполнение T0МодульЗахват/сравнение 0МодульЗахват/сравнение 1МодульЗахват/сравнение 2МодульЗахват/сравнение 3МодульЗахват/сравнение 4CEX4CEX3CEX2CEX1CEX0ECIКоммутирующая матрицаПортыВвода/вывода1.6. Последовательные портыВ МК C8051F018/19 встроены следующие последовательные интерфейсы:- полнодуплексный УАПП;- SPI;- I2C/SMBus.Каждый из этих интерфейсов реализован на аппаратном уровне и широко использует прерывания,требуя лишь незначительного вмешательства со стороны программы пользователя. Эти интерфейсы не имеютобщих ресурсов, таких как таймеры, прерывания или порты ввода/вывода, поэтому все они могутиспользоваться одновременно.15Ред.
1.2C8051F018C8051F0191.7. Аналого-цифровой преобразовательМК C8051F018/19 имеют встроенный 10-разрядный АЦП последовательного приближения с 9канальным входным мультиплексором. При максимальной производительности 100 тыс. преобразований всекунду АЦП обеспечивает 10-битную точность преобразования с нелинейностью на уровне ±1МЗР.Максимальная производительность АЦП – 100 тыс. преобр./сек. Для АЦП можно использовать внутреннийисточник опорного напряжения (0,0015%/ºС) или внешний, подключенный к выводу VREF.Управление АЦП осуществляется при помощи регистров специального назначения.
Один входнойканал подключен к внутреннему датчику температуры, остальные восемь каналов доступны извне. Каждая параиз восьми внешних входных каналов может быть настроена как два одиночных входа или как одиндифференциальный вход. Имеется возможность отключения АЦП с целью уменьшения энергопотребления.Преобразование может быть запущено четырьмя способами: командой в программе, при переполнениитаймера 2, при переполнении таймера 3 или внешним входным сигналом. Такая гибкость позволяет запускатьпреобразование при возникновении определенных программных событий, по сигналам от внешних устройствили преобразовывать непрерывно.
По окончании преобразования инициируется прерывание, после чегополученное 10-разрядное слово данных АЦП записывается в два регистра специального назначения (дляопределения окончания преобразования можно также опрашивать специальный бит состояния). Результатпреобразования может быть выровнен вправо или влево (задается программно).АЦП может быть настроен таким образом, чтобы генерировать прерывание лишь при попаданиирезультата преобразования в заданный диапазон значений (окно). АЦП может непрерывно отслеживать сигналв фоновом режиме, но не прерывать МК до тех пор, пока преобразованные данные находятся в пределахзаданного окна.Рисунок 1.9. Структурная схема АЦПVREF+AIN1-AIN2+AIN3-AIN4+AIN5-AIN6+AIN7-ИОН9-канальныйаналоговый мультиплексорAIN0АЦПпоследовательногоприближения100 выб/сДАТЧИКТЕМПЕРАТУРЫРегистры данныхи управленияРед.
1.2SFR шина16C8051F018C8051F0191.8. КомпараторыМК C8051F018/19 имеют два встроенных компаратора. Управление каждым компараторомосуществляется через регистры специального назначения. Любой компаратор может быть переведен в режимпониженного энергопотребления.Компараторы имеют программируемый гистерезис. Каждый компаратор может генерироватьпрерывание по переднему или заднему фронту петли гистерезиса, либо по обоим фронтам. Возможенпрограммный опрос выходов компараторов. Выходы компараторов подключаются к портам ввода/вывода черезкоммутирующую матрицу.Рисунок 1.10. Структурная схема компаратора(порт ввода/вывода)(порт ввода/вывода)CP0CP1CP0++CP0--CP1++МАТРИЦАКП017-CP1Ред.
1.2Регистры данныхи управленияCP1-CP0КП1CIP-51и блокобработкипрерыванийC8051F018C8051F0192. ПРЕДЕЛЬНО ДОПУСТИМЫЕ ПАРАМЕТРЫ*Предельная рабочая температура...................................................................…….........................от -55ºС до +125ºСТемпература хранения...........................................................................................…………...........от -65ºС до +150ºСНапряжение на любом выводе (кроме Vdd и портов ввода/вывода)относительно DGND…………………………………………………………………........от -0.3В до (VDD + 0.3В)Напряжение на любом выводе портов ввода/вывода или на выводе/RST относительно DGND.........................................................……………………………..….........от -0.3В до 5.8ВНапряжение на выводе VDD относительно DGND......................................................…….............от -0.3В до 4.2ВМаксимальный суммарный ток выводов VDD, AV+, DGND и AGND............................…….......................800мAМаксимальный выходной втекающий ток любого канала портов ввода/вывода..................…….................100мAМаксимальный выходной втекающий ток любого другого вывода....................................………...................25мAМаксимальный выходной вытекающий ток любого канала портов ввода/вывода......................…..............100мAМаксимальный выходной вытекающий ток любого другого вывода.....................................………...............25мA*Примечание: Выход за указанные значения может привести к необратимым повреждениям микроконтроллера.Работа микроконтроллера в предельном режиме в течение длительного времени не предусмотрена.
Длительнаяэксплуатация микроконтроллера в недопустимых условиях может повлиять на его надежность.3. ОСНОВНЫЕ ЭЛЕКТРИЧЕСКИЕ ПАРАМЕТРЫТемпература от -40ºС до +85ºС, если не указано иное.ПАРАМЕТРУСЛОВИЯНапряжение источника питания(Примечание 1)аналоговых цепейТок потребления от источникаВнутренние ИОН, АЦП,питания аналоговых цепейкомпараторы включеныТок потребления от источникаВнутренние ИОН, АЦП,питания аналоговых цепей прикомпараторы отключены,отключенных аналоговых модуляхгенератор отключенРазность между напряжениямипитания аналоговых и цифровыхцепей (|VDD – AV+|)Напряжение питания цифровыхцепейТок потребления от источникаVDD = 2.8В, Частота = 25 MГцпитания цифровых цепей вVDD = 2.8В, Частота = 1 MГцосновном режиме работыVDD = 2.8В, Частота = 32 кГцТок потребления от источникаГенератор не работаетпитания цифровых цепей в режимепониженного энергопотребленияНапряжение сохраненияданных ОЗУРабочая температураSYSCLK (системная тактовая(Примечание 2)частота)Tsysl (длительность низкого уровнясигнала SYSCLK)Tsysh (длительность высокогоуровня сигнала SYSCLK)Мин.Тип.Макс.Ед.
изм.2.83.03.6В12мА520мкА0.5В3.6В2.83.012.50.5105мАмАмкАмкА1.5В-40+85°C025МГц18нс18нсПримечание 1: При напряжении питания аналоговых цепей AV+ менее 1В схема слежения за напряжениемпитания не работает.Примечание 2: Отладка невозможна при SYSCLK менее 32 кГц.Ред. 1.218C8051F018C8051F0194. ОПИСАНИЕ КОРПУСОВ И ВЫВОДОВТаблица 4.1. Описание выводовОбозначениевыводаНомер выводаF018F019VDD31,40,6223,32DGND30,41,61ТипПоложительное напряжение питания цифровых цепейОбщий вывод питания цифровых цепейTCK16,175,152222,33,27,1913,4344,1218TMS2117TDI2820TDO2921XTAL11814A InXTAL21915A Out/RST2016D I/OVREF63A I/OCP0+CP0CP1+CP1DAC0DAC1AIN0AIN1AIN2AIN3AIN4AIN5432164637891011122145464847456789A InA InA InA InA OutA OutA InA InA InA InA InA InAV+AGNDПоложительное напряжение питания аналоговых цепейОбщий вывод питания аналоговых цепейD InD InD InD Out19ОписаниеJTAG: тактовый вход с внутренним подтягивающим резисторомJTAG: вход выбора режима с внутренним подтягивающимрезисторомJTAG: вход данных с внутренним подтягивающим резистором.Данные стробируются по переднему фронту сигнала TCKJTAG: выход данных (трех стабильный) с внутреннимподтягивающим резистором.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
