F18-19 (1041602), страница 5
Текст из файла (страница 5)
Структурная схема C8051F019ИОНNCAIN0AIN1AIN2AIN3AIN4AIN5AIN6AIN7МультиплексорNCПрогУсилАЦП100выб/сТЕМПCP0+CP0CP1+КП0КП1CP1-9Ред. 1.2C8051F018C8051F0191.1. Процессорное ядро CIP-51ТМ1.1.1. Полностью 8051-совместимая архитектураМК C8051F018/19 используют разработанное фирмой Silicon Labs’ процессорное ядро CIP-51, которое посистеме команд полностью совместимо с ядром MCS-51TM.
Для разработки программного обеспечения могутиспользоваться стандартные 803x/805x ассемблеры и компиляторы. Ядро содержит все периферию,соответствующую стандарту 8052, включая четыре 16-разрядных таймера/счетчика, полнодуплексный УАПП,256 байт внутреннего ОЗУ, 128 байт для регистров специального назначения, а также четыре 8-разрядных портаввода/вывода.1.1.2. Высокая производительностьCIP-51 использует конвейерную архитектуру, что существенно повышает скорость исполнения команд посравнению со стандартной архитектурой 8051.
В МК с архитектурой 8051 все команды, кроме MUL и DIV,исполняются за 12 или 24 системных тактовых цикла при максимальной тактовой частоте 12…24 МГц. МК сядром CIP-51 исполняют 70% своих команд за один или два системных тактовых цикла, и только четырекоманды требуют более четырех системных тактовых циклов.Система команд CIP-51 состоит из 109 команд, которые требуют от одного до восьми системных тактовыхцикла:Количество командКоличество системных тактовых циклов26150252/314373/43414/52518При работе на тактовой частоте 25 МГц производительность ядра CIP-51 может достигать 25 MIPS. Нарис.1.3 показана пиковая производительность различных 8-разрядных МК, работающих на максимальновозможных для них частотах.Рисунок 1.3.
Максимальная производительность различных микроконтроллеров25MIPS2015105CygnalCIP-51(25МГц)MicrochipPIC17C75x(33МГц)Ред. 1.2Philips80C51(33МГц)ADuC8128051(16МГц)10C8051F018C8051F0191.1.3. Дополнительные возможностиМК C8051F018/19 имеют ряд важных особенностей, которые позволяют улучшить общуюпроизводительность и упростить использование МК в конечных приложениях.21 источник прерываний (8051 имеет 7 источников прерываний) позволяют многочисленным аналоговым ицифровым периферийным модулям прерывать работу МК.
Система управления прерываниями требуетменьшего вмешательства со стороны программы, что улучшает ее производительность. Дополнительныеисточники прерываний очень полезны при построении многозадачных систем, работающих в режиме реальноговремени.Имеется семь источников сброса: встроенная схема слежения за напряжением питания, сторожевойтаймер, детектор исчезновения тактирования, компаратор 0, принудительный программный сброс, выводCNVSTR и вывод /RST. Вывод /RST является двунаправленным, т.е.
может быть как входом внешнего сигналасброса, так и выходом сигнала сброса, сгенерированного внутри МК схемой слежения за питанием. Любойисточник сброса, за исключением схемы слежения за питанием и входных выводов сброса, могут бытьотключены программно. Сторожевой таймер может быть включен после сброса типа POR (сброс привключении питания) в процессе инициализации МК.МК имеет внутренний тактовый генератор, который после сброса используется как источник тактовыхимпульсов по умолчанию. При необходимости можно “на лету” подключить внешний тактовый генератор,который для генерации тактовых импульсов использует кварцевый или керамический резонатор, конденсатор,RC-цепочку или внешний источник импульсов.
В приложениях с пониженным энергопотреблением крайнеполезным может быть режим работы МК с медленным (мало потребляющим) внешним кварцевым генераторомс периодическим переключением на быстрый (до 16 МГц) внутренний генератор.Рисунок 1.4. Структурная схема модуля тактирования и сбросаVDDПорт ввода/выводаМатрицаCNVSTRСхема слеженияза питанием(CNVSTRразрешение сброса)Компаратор 0CP0+(CP0разрешение сброса)ДетекторисчезновениятактированияТактовыеимпульсыГенераторPREWDTStrobeENWDTEnableMCDEnableВнутреннийтактовыйгенераторКаналсбросаWDTENXTAL2ВыборгенератораCIP-51процессорноеядроПрограммныйсбросСистемныйсбросБлок обработкипрерываний11/RST(монтажное «ИЛИ»)+-CP0-XTAL1Таймаутсброса попитанию+-Ред.
1.2C8051F018C8051F0191.2. ПамятьCIP-51 имеет стандартную (8051) структуру адресного пространства памяти программ и данных. Всостав памяти входит ОЗУ объемом 256 байт, старшие 128 байт которого имеют двойную конфигурацию. Врежиме косвенной адресации осуществляется доступ к старшим 128 байтам ОЗУ общего назначения, а врежиме прямой адресацииосуществляется доступ к 128 байтам адресного пространства регистровспециального назначения. Младшие 128 байт ОЗУ доступны как для прямой, так и для косвенной адресации. Изних первые 32 байта адресуются как четыре банка регистров общего назначения, а следующие 16 байтадресуются побайтно или побитно.МК C8051F018/19 дополнительно имеют блок 1024-байтного ОЗУ в адресном пространстве внешнейпамяти данных. К этому 1024-байтному блоку можно обращаться во всем диапазоне адресов 64 Кбайтнойвнешней памяти данных (см.
рис. 1.5).Память программ МК состоит из 16К + 128 байт Flash-памяти. Эта память можетперепрограммироваться внутрисистемно секторами по 512 байт, не требуя при этом специального внешнегонапряжения программирования. 512 байт с адресами от 0x3E00 до 0x3FFF зарезервированы для нуждпроизводителя. Имеется также дополнительный 128-байтный сектор с адресами от 0x8000 до 0x807F. На рис.1.5 приведена карта распределения памяти МК.Рисунок 1.5. Карта распределения памятиПАМЯТЬ ПРОГРАММ0x807F0x80000x7FFF0x3E00128 байт ISP FLASHПАМЯТЬ ДАННЫХВНУТРЕННЯЯ ПАМЯТЬ ДАННЫХ0xFFЗАРЕЗЕРВИРОВАНО0x800x7F0x3DFFСтаршие 128 байт ОЗУ(толькокосвенная адресация)Регистры специальногоназначение (толькопрямая адресация)(Прямой и косвенныйрежимы адресации)FLASH(возможновнутрисистемноепрограммированиесекторамипо 512 байт)0x00000x300x2F0x200x1F0x00Битовая адресацияМладшие 128 байт ОЗУ(Прямой и косвенныйрежимы адресации)Регистры общегоназначенияВНЕШНЯЯ ПАМЯТЬ ДАННЫХ0xFFFF (тот же самый 1024-байтныйблок ОЗУ)0xFC000x0BFF (тот же самый 1024-байтныйблок ОЗУ)0x08000x07FF (тот же самый 1024-байтныйблок ОЗУ)0x04000x03FF0x0000Один и тот же 1024-байтныйблок ОЗУ может адресоватьсякак 1Кбайтная область вовсем диапазоне 64 Кбайтнойвнешней памяти данныхОЗУ - 1024 байт(для доступа можетприменяться команда MOVX)Ред.
1.212C8051F018C8051F0191.3. JTAG ОТЛАДЧИК И ИНТЕРФЕЙС ГРАНИЧНОГО СКАНИРОВАНИЯМК C8051F018/19 имеют встроенные интерфейс JTAG и отладчик, которые позволяют осуществлять врежиме реального времени «неразрушающую» (не используются внутренние ресурсы) внутрисхемную отладку,используя МК, установленный в конечное изделие. Посредством JTAG интерфейса, полностью совместимого спротоколом IEEE 1149.1, осуществляется граничное сканирование, которое используется для тестирования ипроизводственных испытаний.Средства отладки фирмы Silicon Labs’поддерживают проверку и модификацию памяти и регистров,расстановку точек останова и временных меток, контроль стека, пошаговую отладку.
При этом не требуетсяникаких специальных дополнительных ОЗУ, памяти программ, таймеров или каналов связи. Во время отладкивсе цифровые и аналоговые периферийные модули не отключаются и работают корректно. При остановке МК вточке останова или при пошаговой отладке работа всех периферийных модулей блокируется, что необходимодля удержания их в режиме синхронизации.Комплект средств разработки C8051F015DK содержит все необходимые аппаратные и программныесредства для разработки программного кода и выполнения внутрисхемной отладки систем на основе МКC8051F018/19. Эти комплекты включают в себя программный пакет с интегрированной средой разработки иотладки, интегрированный ассемблер стандарта 8051, блок-преобразователь (БП) RS-232/JTAG.
Кроме этогоимеется демонстрационная плата с установленным МК и большой свободной областью для макетирования,кабели RS-232 и JTAG, а также блок питания в настенном исполнении. Для работы необходим компьютер с ОСWindows 95/98/NT/2000/XP и свободным последовательным портом RS-232. Как показано на рис.1.6,компьютер через порт RS-232 подключается к БП. БП соединяется с платой пользователя шестижильнымплоским кабелем, четыре провода которого используются интерфейсом JTAG, а два провода необходимы дляподачи питания с платы пользователя на БП. БП потребляет приблизительно 20ма при напряжении 2,8…3,6В.Если плата пользователя не может обеспечить необходимое питание БП, можно использовать входящий вкомплект средств разработки блок питания, подключив его непосредственно к БП.По сравнению со стандартными симуляторами такой способ разработки и отладки встроенных системобеспечивает следующие преимущества:- не требуется отладочный кристалл;- не используются специализированные кабели;- не требуется использовать разъем для установки МК на плату.Отладочная среда фирмы Silicon Labs’ обеспечивает удобство работы с прецизионными аналоговымипериферийными модулями и при этом не ухудшает их производительности.Рисунок 1.6.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
