F18-19 (1041602), страница 2
Текст из файла (страница 2)
438. ПРОЦЕССОРНОЕ ЯДРО CIP-51................…………………...……………….................... 44Рисунок 8.1. Структурная схема CIP-51.............................………………………….……......................................... 448.1. Система команд.............……….............................................................……………..............................................
45Таблица 8.1. Система команд CIP-51..................................................………….........………….................................. 468.2. Организация памяти......................................................................…………….…………….................................. 49Рисунок 8.2. Карта распределения памяти......................................…………………………………………..............
508.3.Регистры специального назначения............................................………………………...........……….................. 52Таблица 8.2. Распределение регистров специального назначения в памяти.....………............................................ 52Таблица 8.3. Регистры специального назначения..............................................……………......................................
52Рисунок 8.3. SP: Указатель стека......................................................................………......………............................... 56Рисунок 8.4. DPL: Младший байт указателя данных.....................................................……….………..................... 56Рисунок 8.5.
DPH: Старший байт указателя данных.......…………………..................................……….................. 56Рисунок 8.6. PSW: Слово состояния программы......................………..............................................……………….. 57Рисунок 8.7. ACC: Аккумулятор..............................................................................................……......…………….
58Рисунок 8.8. B: Регистр В..............................................................................................…………..……....................... 588.4. Обработка прерываний.............................................................................................……….……………….......... 59Таблица 8.4. Источники прерываний…………....................................................................……............................. 60Рисунок 8.9. IE: Регистр разрешения прерываний.........................................................................……...…............... 61Рисунок 8.10.
IP: Регистр приоритетов прерываний.............................................………...………………................ 62Рисунок 8.11. EIE1: Дополнительный регистр разрешения прерываний 1............………....................................... 63Рисунок 8.12.
EIE2: Дополнительный регистр разрешения прерываний 2..............……..........……………........... 64Рисунок 8.13. EIP1: Дополнительный регистр приоритетов прерываний 1...........………..........…………............. 65Рисунок 8.14. EIP2: Дополнительный регистр приоритетов прерываний 2...............…….......……………............ 668.5.
Режимы управления электропитанием.........................................……...………………………………............ 67Рисунок 8.15. PCON: Регистр управления электропитанием.........………....................………................................. 689. FLASH ПАМЯТЬ...........................................................................………........................
699.1. Программирование FLASH-памяти.......................……......…............................……………………………....... 69Таблица 9.1. Электрические параметры FLASH-памяти.............………...………..............………........................... 699.2. Долговременное хранение данных....………….................................…………………………………................ 709.3. Защита FLASH-памяти.................................………...............................................………………………….........
70Рисунок 9.1. PSCTL: Регистр управления записью/стиранием памяти программ.............…....……....................... 70Рисунок 9.2. Байты защиты FLASH-памяти программ.........................……….........................……………….......... 71Рисунок 9.3. FLACL: Регистр ограничения доступа к FLASH-памяти ………………………………………...... 72Рисунок 9.4. FLSCL: Регистр делителя модуля FLASH-памяти …………….……………………………….…...... 7310. ВНЕШНЕЕ ОЗУ (C8051F005/06/07/15/16/17) ...........................…..……............................ 74Рисунок 10.1. EMI0CN: Регистр управления интерфейсом внешнего ОЗУ..................………................................
7411. ИСТОЧНИКИ СБРОСА.........................................................………...............…................ 75Рисунок 11.1. Структурная схема источников сброса..............……............................…………………................... 7511.1. Сброс при включении питания...........................................……...................…………………………................ 7611.2. Программный сброс...............................................................……................…………………………................ 76Рисунок 11.2. Временная диаграмма работы схемы слежения за напряжением питания....………........................ 7611.3.
Сброс при исчезновении питания..............................................……………………...........……........................ 7611.4. Внешний сброс…………………..........................................……...............………............................................... 7711.5. Сброс от детектора исчезновения тактирования...............……….............................……..……....................... 7711.6. Сброс от Компаратора 0........................................................………............................…………………............. 7711.7. Сброс от внешнего вывода CNVSTR ....................................………........................….......................................
7711.8. Сброс от сторожевого таймера..................................................……......................…………………….............. 773Ред. 1.2C8051F018C8051F019Рисунок 11.3. WDTCN: Регистр управления сторожевым таймером....................…………………......................... 78Рисунок 11.4. RSTSRC: Регистр источников сброса...............................................…………….................................
79Таблица 11.1. Электрические параметры источников сброса.......................................…….........………................. 8012. ГЕНЕРАТОР….................................................……................................................................
81Рисунок 12.1. Структурная схема генератора.........................…….......................……............................................... 81Рисунок 12.2. OSCICN: Регистр управления внутренним генератором............…………......…….......................... 82Таблица 12.1. Электрические параметры внутреннего генератора...........……………............……......................... 82Рисунок 12.3. OSCXCN: Регистр управления внешним генератором.....................……........………....................... 8312.1. Пример использования внешнего резонатора...............................................................………......................... 8412.2.
Пример использования RC-генератора.......................................................................……………..................... 8412.3. Пример использования внешнего генератора с конденсатором............………………......……...................... 8413. ПОРТЫ ВВОДА/ВЫВОДА.......................................................………..……....................... 8513.1. Приоритетный декодер матрицы......................................................................………….…………................... 8513.2. Инициализация портов ввода/вывода..............................................................……………................................. 85Рисунок 13.1. Функциональная схема портов ввода/вывода................……....................…......................................
86Рисунок 13.2. Структурная схема ячейки порта ввода/вывода..............................................................……............. 87Таблица 13.1. Декодирование приоритетов матрицы..............……….....................................…............................... 88Рисунок 13.3. XBR0: Регистр 0 матрицы портов ввода/вывода....................................….......………....................... 89Рисунок 13.4.
XBR1: Регистр 1 матрицы портов ввода/вывода……...........................................………................... 90Рисунок 13.5. XBR2: Регистр 2 матрицы портов ввода/вывода.........……...................................……….................. 9113.3. Порты ввода/вывода общего назначения.................................…….................................................................... 9213.4. Настройка портов, не имеющих внешних выводов.................……................................................................... 92Рисунок 13.6. P0: Регистр порта 0…..........................................................……............................................................ 92Рисунок 13.7.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
