Занятие №3 (УК) (1039404), страница 4

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 4)

24-30 разряды, информация подлежащая записи в РгП:

001- код подмены ОЗУ,

0100- код подмены ДЗУ

Так как регистр подмены 7-ми разрядный, то 31 разряд МА для записи информации в регистр подмены не используется

При этом разряды с 20 по 23 МА подключены к УУК на ДшОП1, разряды с 24 по 30 МА подключены непосредственно к регистру подмены .

При обращении ВчУ к РУК УПО формирует сигнал Обр1-0, который запускает сдвиговый регистр УУК.

Сигнал Обр1-0 поступает на Тг1 регистра сдвига, который по синхроимпульсу СИ1 установится в единичное состояние. Единичный потенциал с прямого выхода Тг1 поступает на вход Тг2 регистра сдвига, который по СИ4 (через 1,2 мкс) установится в единичное состояние. В результате, схемой управления будет сформирован сигнал Зан0 высокого уровня . Этот сигнал поступает в ДшОбр, где используется для анализа занятости модулей ЗУ. Единичный потенциал с прямого выхода Тг2 поступает на вход Тг3 регистра сдвига. По следующему импульсу СИ4 Тг3 установится в единичное состояние. В результате схемой управления сформируется сигнал Гот0 низкого уровня. Этот сигнал используется для открытия вентилей младших разрядов магистрали чтения. Единичный потенциал с прямого выхода Тг1 регистра сдвига одновременно поступает на вентиль (В) и открывает его . Так как на вход ДшОП1 поступил код 0011 (запись в РП) , то на выходе ДшОП1 формируется сигнал ЗпРП, который через открытый вентиль поступит на синхронизирующий вход (вход С )

Д-триггров регистра подмены и разрешит запись информации в триггеры .Таким образом в регистр подмены будут записаны коды подмены модулей ЗУ.

(При чтении информации из РП УК работает аналогично, за исключением того, что в соответствии с кодом операции УК ДшОП1 формирует сигнал «чтение регистра подмены» (ЧтРП), который поступает в коммутатор УК и совместно с сигналом Г0Т0 разрешает выдачу информации, хранящейся в РП в младшие разряды МЧт).

Информация, записанная в РП, в виде уровней напряжения логической «1» (если в Тг записана «1» ) и логического «0» (если в Тг записан 0) поступает на вход Кф Обр и Кф Зан.

При обращении пятого процессора к первому модулю ЗУ на вход ДшОбр по КШУ1 поступает сигнал ТрОбр1-5 низкого уровня и адрес модуля ЗУ. Номер модуля ЗУ (четыре старших разряда) поступает в виде физического адреса модуля. Если модуль ЗУ1 свободен, то на вход ДшОбр (ДшОбр ОЗУ) по КШУ2 поступает сигнал Зан1 единичного уровня.. В результате на выходе пятого ДшОбр формируется сигнал неконфигурированного обращения (d_i) к ЗУ1 нулевого уровня и сигнал заявка канала (ЗК) также нулевого уровня. При этом реализуются следующие логические функции:

_{___ ___________________}

d₁=Зан1·а2·а3·а4

_{___ __________________}

3К₅=d₁ ·а₁ ·ТрОбр1

С выхода этого ДшОбр, сигнал неконфигурированного обращения (d_i) поступает на вход пятого КфОбр (КфОбр ОЗУ), а сигнал заявки 3К₅ - на вход приоритетной схемы 1(ПС1).

КфОбр ОЗУ управляется выходными сигналами дешифратора подмены, на вход которого поступает информация разрядов 24 , 25, 26 регистра подмены. На выходе Дш подмены сформируются сигналы:

П1 высокого уровня

П1 низкого уровня

П высокого уровня

В результате на выходе пятого КфОбр сформируется сигнал конфигурированного обращения Д₇ - высокого уровня, при этом Кф обращения реализует функцию:

Д₇ =П₁*d₁ .

С выхода пятого КфОбр сигнал Д₇ поступает на коммутатор обращения

( КОбр.).

ПС1, если нет обращения более приоритетного процессора, сформирует сигнал

Раз5 низкого уровня и сигнал ВдА5, как инверсию сигнала Раз5 . Сигнал

Раз5 поступает на КОбр, разрешая прохождение сигнала Д7(Обр1-7) через КОбр.(В коммутаторе обращение сработает 7-ой вентиль и 7-ая схема «и» в сборке). В результате сигнал Д 7 в качестве сигнала Обр1-7 высокого уровня поступит в схему управления модуля ЗУ7 и в матрицу настройки. Схема управления модуля ЗУ7 через 1,2 мкс сформирует сигнал ГОТ7 низкого уровня и сигнал Зан7 также низкого уровня. Сигнал Зан7 поступит в КфЗан , который управляется информацией , записанной в регистре подмены, поэтому на выходе пятого КфЗан сформируется сигнал Зан1 низкого уровня. Этот сигнал поступит на восемь ДшОбр, исключая обращение любого из восьми процессоров к занятому модуля ЗУ.

Сигнал ГОТ7 поступит в матрицу обратной связи.

Сигнал ВдА5 поступит в пятый процессор. По этому сигналу по МА в схему управления модуля ЗУ7 поступит адрес ячейки, из которой будет считана и выдана в МЧт информация. Одновременное воздействие сигналов ВдА5 и Обр1-7 установит в единичное состояние триггер с номером 07,5 в матрице настройки. Тем самым в УК зафиксируется номер процессора и номер модуля ЗУ вступивших в сеанс связи. Состояние триггера описывается следующей рекуррентной формулой:

Q_07,5 = Обр1-7 * ВдА5

Высокий уровень с выхода триггера 07,5 поступит в матрицу прямой связи и матрицу обратной связи. В результате в МОС будет сформирован сигнал ПрС5 высокого уровня. Этот сигнал поступит в пятый процессор и обеспечит прием информации, считанной из ячейки памяти модуля ЗУ7 в МЧт . В МОС при этом реализуется следующая логическая функция:

ПрС5 = ГОТ7· Q_07,5

После обработки принятой информации процессор выдаст по КШУ1 сигнал

ТрОбр2-5 низкого уровня. Если нет подобного обращения (обращения для записи информации) более приоритетного процессора, то ПС2 сформирует сигнал ВдС5 высокого уровня. Этот сигнал поступит в пятый процессор и матрицу прямой связи . В процессоре сигнал ВдС5 обеспечивает выдачу информации в МЗп . В МПС в результате действия сигнала ВдС5 и высокого потенциала с выхода триггера 07,5 матрицы настройки формируется сигнал Обр2-7 высокого уровня. Сигнал Обр2-7 по КШУ2 поступит в схему управления модуля ЗУ7 и обеспечит запись выданной процессором информации в ячейку памяти, адрес которой был указан в цикле считывания информации из ЗУ. В МПС при этом реализуется следующая логическая функция:

Обр2-7 = ВдС5* Q07,5

На этом цикл обращения пятого процессора к первому модулю ЗУ в режиме “ Модифицированная запись ” завершается.

Обращение процессоров к модулям ДЗУ происходит аналогично, за исключением того, что обращение всегда происходит в режиме “Чтение”.

Характеристики

Список файлов учебной работы