Основы цифровой электроники часть 2 (Основы цифровой электроники), страница 4

На рис. 2.23 приведена схема, предназначенная длясложения двух четырехразрядных чисел А и В. Эта схема выпускается в интегральном исполнении. В ее младшемразряде также используется полный сумматор, чтобы иметь возможность наращивания разрядности схемы.Рис. 2.23. Сумматор с последовательным переносомСумматоры с параллельным переносом. Время выполнения операции в сумматоре спараллельным переносом намного больше времени сложения в одноразрядном сумматоре.Действительно, сигнал переноса С4 только тогда может принять истинное значение, когда будетустановленоправильноезначениеС3.Такойпорядоквыполненияоперацийназываетсяпоследовательным переносом (Ripple Carry).Чтобы уменьшить время операции сложения многоразрядных чисел можно использовать схемыпараллельного переноса (Carry look-ahead).

При этом все сигналы переноса вычисляются непосредственно позначениям входных переменных.Согласно таблице переключений, в общем случае для сигнала переноса любого i-го разряда справедливосоотношение:.(1)Величины gi, ri вычисляются в качестве промежуточных результатов и в полном сумматоре.

Следовательно,их получение не требует дополнительных затрат. Смысл этих величин объясняется совсем просто. Сигнал giвырабатывается тогда, когда в данном разряде перенос происходит из-за комбинации входных переменных ai,bi.Поэтому его называют функцией генерации переноса. Сигнал Pi показывает, передается ли полученный вмладшем разряде сигнал переноса Ci дальше.

Поэтому он называется функцией распространения переноса.Пользуясь выражением (1), можно вывести следующие формулы для вычисления сигналов переноса:(2)Очевидно, что хотя полученные выражения достаточно сложные, время формирования сигнала переноса влюбой разрад с помощью вспомогательных функций определяется только времением здержки распространениясигнала на двух элементах. Эти функции реализуются специальным комбинационным устройством – схемойускоренного переноса.Схема сумматора с параллельным переносом приведена на рис.

2.24, а. На рис. 2.24, б изображена схемаустройства параллельного переноса в группе из четырех разрядов. Эта схема реализует систему уравнений (2).Рис. 2.24. Схема сумматора с параллельным переносомРис. 2.25. Схема ускоренного переносаСхема выпускается в интегральном исполнении.Сложение чисел, содержащих более четырех разрядов, можно реализовать подключением несколькихчетырехразярадных сумматоров.ОСНОВЫ ЦИФРОВОЙЭЛЕКТРОНИКИУЧЕБНОЕ ПОСОБИЕ ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙОГЛАВЛЕНИЕПЕРВАЯ СТРАНИЦАОБ АВТОРЕ2.9. Программируемые логические матричные структурыРеализация Булевых функций с помощью матричных схем.

Матричные схемы представляют собойсетку ортогональных проводников, на местах пересечения которых установлены элементы одностороннейпроводимости (ЭОП) (диоды, транзисторы). Матричные схемы бывают 2-х и 3-х уровневые. Каждый уровеньназывается матрицей. Матрица первого уровня называется матрицей М1, матрица второго уровня - М2.Обычно матрица М1 реализует элементарные конъюнкции и называется матрицей конъюнкций, а матрицаМ2 - матрицей дизъюнкций, т.к. позволяет реализовать дизъюнкции переменных.Рассмотрим двухуровневую матричную схему (рис. 2.26).Рис. 2.26. Функциональная схема матрицы М1:S=3;q=4Количество входов матрицы М1 равно S, т.е.

Х1, Х2, . .. , Xs, количество выходов матрицы М2 равно t, т.е. Y1,Y2, . . , Yt. Буквой Р обозначаются промежуточные проводники, перпендикулярные (ортогональные) проводникам Хи У. Количество ортогональных проводников равно q.Функциональная схема матрицы М1 представлена на рис. 2.27. Рассматриваемая матрица может реализоватьчетыре конъюнкции, по числу ортогональных проводников:Р1 = Х3 Х21;P2 =2X1; P3 =3X2;P4 =3Х1.В общем случае, если какие-либо ортогональные проводники не участвуют в реализации конъюнкций, ихчисло может быть меньше q.Рис. 2.27.

Функциональная схема матрицы М1:S=3;q=4Реализация необходимых конъюнкций осуществляется путем прожига перемычек (включенныхпоследовательно с полупроводниковым диодом), расположенных на местах пересечения ортогональныхпроводников, не участвующих в образовании конъюнкций.Следует отметить, что в исходном состоянии на всех пересечениях проводников матрицы М1 имеютсясоединения, т.е. матрица реализует все конъюнкции переменных, причем в каждую конъюнкцию входят всепеременные и с отрицанием, и без. Очевидно, что такие конъюнкции логического смысла не имеют. Для получениянеобходимых конъюнкций следует прожигать все легкоплавкие перемычки, находящиеся на узлах, не участвующихв конъюнкциях.

На схеме (рис. 2.27) рассматриваемой матрицы М1 крестиками обозначены узлы, на которыхсохранены перемычки.Рассмотрим процесс реализации конъюнкции на примере P1 = Х3Х2. Действительно, на проводнике P11будет поддерживаться уровень логической единицы (за счет напряжения источника питания E) только при условииналичия уровня логической "1" на всех трех указанных пересечениях. Очевидно, что на верхнем (по схеме)пересечении уровень "1" будет иметь место только при условии подачи на вход матрицы уровня логического "0",т.к.

сигнал Х1 "попадает" на это пересечение через инвертор. Появление "0" хотя бы на одном из входов Х3 или Х2приводит к "исчезновению" логической "1" на проводе P1, т.к. все напряжение питания Е будет падать наограничительном сопротивлении R и на выходе Р1 появится "0".Схема матрицы дизъюнкции М2 содержит сопротивления нагрузки и транзисторные ключевые соединители (наместах пересечений ортогональных проводников). На рис.

2.28 приведена схема матрицы М2 для двух выходов (количество проводников Р одинаково для М1 и М2 и в данном примере q = 4).Рис. 2.28. Матрица дизъюнкций М2Матрица М2, приведенная на рис.1, реализует две дизъюнкции:Объем информации, который можно записать в матричную схему, определяется как информационнаяплощадь матриц, вернее суммой Sm1 и Sm2.Sm = Sm1 +Sm2 = 2Sq + qt.На практике часто встречаются схемы, состоящие из матриц М2 и дешифратора (полного).

Такие схемыобычно называют постоянными запоминающими устройствами (ПЗУ). ПЗУ - это элемент (устройство)памяти, позволяющий хранить записанную в нем информацию, и после выключения напряжения источникапитания. По способу записи ПЗУ подразделяются на масочные, программируемые и репрограммируемые. МасочныеПЗУ программируются заводом изготовителем с помощью специальных масок, т.е. соединения на местахпересечения ортогональных проводников заложены в технологию производства ПЗУ.Программируемые ПЗУ (ППЗУ). ППЗУ выпускаются заводом-изготовителем в "чистом виде", т.е. по всемадресам записаны"0". Программирование ППЗУ осуществляется пользователем ППЗУ на специальной установке,называемой программатором. В ППЗУ можно записать (его программировать) информацию только один раз.Изменить записанную информацию или исправить ее нельзя. ППЗУ нашли широкое применение в ЭВМ дляхранения запускающих программ. Они обладают большим быстродействием, чем репрограммируемые ПЗУ (РПЗУ).Репрограммируемые ПЗУ позволяют, при необходимости, перепрограммировать ПЗУ, т.е.

стереть ранеезаписанную информацию и записать новую.По способу стирания ранее записанной информации РПЗУ бывают с ультрафиолетовым (ультрафиолетовымилучами) и электрическим стиранием. РПЗУ позволяют десятки (некоторые до 1000) раз перепрограммировать исохранять записанную информацию десятки и сотни тысяч часов. Быстродействие РПЗУ несколько хужебыстродействия ППЗУ.Независимо от типа и способа стирания ПЗУ имеют структуру, приведенную на рис. 2.29.Рис.2.29. Структурная схема постоянного запоминающего устройстваСтруктурная схема ПЗУ содержит дешифратор на S входов и 2S -выходов, а также матрицу М2.Информационная емкость ПЗУ определяется как Sпзу = 2S, где S- количество входов X.

В этом определенииемкости (объема) памяти не учтено количество выходов Y(t). Обычно число t бывает 4, 8, и 16 (полубайтовая,байтовая и двухбайтовая организация памяти). "Битовая" емкость ПЗУ определяется какSпзу (бит) = 2S t (бит).Промышленностью выпускаются ПЗУ с объемом памяти (информационной емкостью) на 2 кбайт, 4 кбайт,16кбайт,32 кбайт и т.д., где к=1024; 1байт=8бит.На функциональных и принципиальных схемах РПЗУ с ультрафиолетовымстиранием изображается так, как показано на рис. 2.30.Рис.

2.30. Схемное обозначение РПЗУ К573РФ2, К573РФ5 с ультрафиолетовымстиранием:А - адресные входы; D – информационные выходы. Uce – вход подачи напряжениязаписи (в режиме хранения на этот вход подается Ucc); Ucc – вывод для подачинапряжения питания. СЕ и ОЕ –входы управления состоянием выводов, еслиСЕ=ОЕ=1, входы D имеют высокоимпедансное состояние. При СЕ=ОЕ=0 выводинформации разрешен.Микросхема РПЗУ К573РФ2 (РФ5) имеет одиннадцатиразрядный дешифратор,выходы которого соединены с восьмиразрядной матрицей М2.

В процессе записивыходные элементы РПЗУ находятся в режиме приема информации через выводыD0 . . . D7 (на входе “ОЕ“ уровень “1”). В режиме считывания записаннойпитания +5В.информации выводы “Uce” и “Ucc” объединяются, и на них подается напряжениеОСНОВЫ ЦИФРОВОЙЭЛЕКТРОНИКИУЧЕБНОЕ ПОСОБИЕ ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙОГЛАВЛЕНИЕПЕРВАЯ СТРАНИЦАОБ АВТОРЕ2.10. Анализ комбинационных устройствАнализ - это процесс получения логического выражения для существующего комбинационного устройства,т.е.