Основы цифровой электроники часть 2 (Основы цифровой электроники), страница 3
Описание файла
Файл "Основы цифровой электроники часть 2" внутри архива находится в папке "Основы цифровой электроники". PDF-файл из архива "Основы цифровой электроники", который расположен в категории "". Всё это находится в предмете "цифровые устройства и микропроцессоры (цуимп)" из 10 семестр (2 семестр магистратуры), которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "книги и методические указания", в предмете "цифровые устройства и микропроцессоры" в общих файлах.
Просмотр PDF-файла онлайн
Текст 3 страницы из PDF
2.13. следует, что мультиплексор содержит дешифратор на соответствующее число выходов (числовыходов дешифратора определяется числом информационных входов мультиплексора), элементы конъюнкции надва или на три входа каждый и элемент дизъюнкции с числом входов, равным количеству информационных линийD0 . . .
Dm. Число входов элементов И может быть равным только двум, однако, во многих случаях возникаетнеобходимость стробирования выходного сигнала мультиплексора импульсами независимого источника. В такихслучаях в структуре мультиплексора используются элементы И с тремя входами. Одни из входов всех элементовконъюнкции, в последнем случае, объединяются, и по этой линии подается сигнал разрешения работымультиплексора (стробирующий сигнал). Наличие дополнительного управляющего входа расширяетфункциональные возможности мультиплексора и позволяет проще реализовать методы борьбы с гонками.На рис. 2.14 показано обозначение мультиплексора на принципиальных и функциональных электрическихсхемах.Из уравнения мультиплексора видно, что на его выход будет передаваться сигнал только с одного входа,номер которого совпадает с числом, соответствующим кодовой комбинации Х1 и Х2.
Если Х1=Х2=0, на выходмультиплексора будет передаваться сигнал с входа D0. Когда на адресных (управляющих) входах Х1=1 и Х2=0, тона выход будет передаваться сигнал с входа D1 и т.д.Мультиплексоры нашли широкое применение в вычислительной технике в качестве коммутаторов цифровыхсигналов. Они используются в компьютерах и микропроцессорных контроллерах для коммутации адресных входовдинамических оперативных запоминающих устройств, в узлах объединения или разветвления шин и т.д. На баземультиплексоров можно построить различные комбинационные устройства с минимальным числом дополнительныхэлементов логики.
Следует отметить, что мультиплексоры хотя, и предназначены для коммутации цифровыхсигналов, но с помощью мультиплексоров, изготовленных по КМОП технологии, можно коммутировать ианалоговые сигналы.Универсальные логические модули (УЛМ) на МS. Кроме ком-мутационных функций, мультиплексорыпозволяют реализовать комбинационные устройства на m (m-количество управляющих входов) входов и на одинвыход.
Если комбинационное устройство, построенное на базе мультиплексора, не требует подключениядополнительных элементов логики, оно называется универсальным логическим модулем. Отметим, чтомультиплексор 8 ®1 (3 управляющих и 8 информационных входов) позволяет реализовать любую функцию трёхпеременных.Для получения УЛМ управляющие входы мультиплексора представляют как информационные, аинформационные входы - как настроечные (следовательно, у мультиплексора 8 ®1 будут три информационных и 8настроечных входов).Пусть функция задана в виде карты Карно (рис.2.15).При построении УЛМ на карте Карно минимизационные контуры не проводятся. По карте записывается СHДФс учетом состояния информационных (настроечных) входов мультиплексора.Cопоставляя полученную СHДФ с формулой мультиплексора, определяем номера коэффициентов “а”, т.е.Следовательно, эти коэффициенты равны единице, т.е.
D0 = D3 = D5= D6 = 1, а на остальных настроечныхвходах логические нули, т.е. D1 = D2 = D4 = D7 = 0.Схема комбинационного устройства, построенного на базе мультиплексора 8-1 и реализующего функцию f (x), приведена на рис. 2.16.Как следует из рис. 2.16, построение комбинационного устройства на базе мультиплексора сводится кобъединению настроечных входов так, чтобы получилось две группы. К одной группе входов, в соответствии сзаданной функцией, подают логический “0”, а другой - “1”.На базе мультиплексоров можно синтезировать комбинационные устройства, которые могут реализоватьфункции на большее число переменных, чем количество управляющих входов мультиплексора.
Очевидно, и в этомслучае, мультиплексор сохраняет свою универсальность, так как часть переменных реализуемой функциинепосредственно подается на входы Х1 . . . Хm мультиплексора (количество переменных, непосредственноподаваемых на управляющие входы мультиплексора равно m).Синтез комбинационного устройства на мультиплексоре, реализующего функцию с числомпеременных больше, чем число управляющих входов мультиплексора. Часто использование мультиплексора присинтезе КУ существенно упрощает этот процесс и схему цифрового автомата.В общем случае, когда требуется синтезировать КУ, реализующее функцию N аргументов на мультиплексорес M управляющими входами и 2М информационными входами, М младших переменных из набора Х1, Х2, . .
. . ХNследует подать на управляющие входы, а информационные сигналы (настроечные) D0, D1, . . . . D2м нужнопредставить функциями остальных (N - M) переменных, как показано на рис. 2.17. Тогда синтез КУ сводится, посути дела, к синтезу схемы формирования информационных сигналов, которую можно рассматривать каквнутреннее более простое КУ.Рассмотрим пример синтеза КУ для реализации функции пяти переменных на мультиплексоре с двумяуправляющими входами. Тогда “младшие” переменные Х1 и Х2 подаются на управляющие входы Х1и Х2,соответственно. Выходную функцию Y будет определять карта Карно управления информационными входами (рис.2.18). Каждый информационный сигнал, в свою очередь, является функцией трех переменных: Х3, Х4, Х5.
Длякаждого информационного сигнала можно составить карту Карно и с её помощью минимизировать логическоевыражение функций D0, D1, D2 и D3. По минимизированным логическим выражениям строится схема формированияинформационных сигналов (настройки) в любом известном базисе.На мультиплексорах с двумя управляющими входами легко можно синтезировать КУ при числе переменных N£ 6. На мультиплексорах с тремя и четырьмя управляющими входами можно синтезировать функции и большегоколичества переменных.
Карты управления информационными входами для этих случаев показаны на рис. 2.18.При синтезе КУ на мультиплексорах можно использовать следующий алгоритм действий:-составить таблицу истинности КУ;-подать на управляющие входы мультиплексора младшие переменные;-представить информационные сигналы функциями остальных переменных и составить карту Карно длякаждого информационного сигнала;- минимизировать логические выражения для сигнала на каждом информационном входе;по логическим выражениям составить схему формирования сигналов, подаваемых наинформационные входы мультиплексора.ОСНОВЫ ЦИФРОВОЙЭЛЕКТРОНИКИУЧЕБНОЕ ПОСОБИЕ ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙОГЛАВЛЕНИЕПЕРВАЯ СТРАНИЦАОБ АВТОРЕ2.7. Синтез пороговой ячейкиПороговая ячейка.
Составим логическую цепь трехвходовой пороговой ячейки, сигнал на выходе которойбудет равен 1; когда на ее входах присутствует не менее двух единиц.1. Составим таблицу функционирования.X1X22.X3F1000020010301004011151000610117110181111Для составления логической функции необходимо составить сумму конъюнкций (произведений) всехлогических переменных, соответствующих тем строкам, где логическая функция равна 1, причем вконъюнкциях переменная берется без инверсии, если она равна 1, и с инверсией в противном случае:3.
Минимизация полученного выражения. Применим для членов 3 и 4 закон склеивания.Умножим последнее слагаемое на (1+Х3) (это не изменит общее выражение) и повторим предыдущуюпроцедуру.Вновь умножим третье слагаемое на (1+Х3):Применим для слагаемых 3 и 4 закон поглощения. Получим- это и есть минимизированная функция.4. Приведем функцию к виду, удобному для реализации на элементах И-НЕ:.Применим правило Моргана: Y =Это выражение можно реализовать в базисе И-НЕ.Исходя из полученного выражения составим схему (рис.2.19)Рис. 2.19.
Схема пороговой ячейкиОСНОВЫ ЦИФРОВОЙЭЛЕКТРОНИКИУЧЕБНОЕ ПОСОБИЕ ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙОГЛАВЛЕНИЕПЕРВАЯ СТРАНИЦАОБ АВТОРЕ2.8. Синтез комбинационных сумматоровПолусумматор это логическая цепь, которая вырабатывает сигналы суммы (S) и переноса (С) присложении двух двоичных чисел а и в.Составим таблицу функционирования.авS000101011110Из таблицы получим:C0001. – сигнал суммы;- сигнал переноса.Эти выражения упрощению не поддаются.Приведем к виду, удобному для реализации на элементах ИЛИ-НЕ..исходя из полученных формул составим схему полусумматора (рис. 2.20, а):Рис.2.20. Схема полусумматораПоскольку полусумматор имеет широкое применение и его выпускают в виде отдельной микросхемы, онимеет собственное обозначение (рис. 2.20 б).Составляя дизъюнктивную нормальную форму для полусумматора, мы получили следующие булевыфункции:иСледовательно, перенос происходит с помощью функции И, а выработка сигнала суммы (функциинеравнозначности) производится элементом ИСКЛЮЧАЮЩЕЕ – ИЛИ.
На рис.2.21 показана схема полусумматора,составленная из этих элементов.Рис. 2.21. Схема полусумматора.Сумматор. В отличие от полусумматора должен воспринимать 3 входных сигнала: 2 слагаемых и сигналпереноса с предыдущего разряда.Сумматором называется операционный узел ЭВМ, выполняющий операцию арифметического сложения двухчисел.Чтобы понять сущность работы комбинационного сумматора, рассмотрим примеры суммирования двуходноразрядных двоичных чисел:Из приведенных примеров (1 - 4) видно, что если отсутствует перенос из младшего разряда, то перенос встарший разряд может быть только в одном случае, когда оба числа равны единице.
Если же имеется перенос измладшего разряда, то перенос в старший разряд будет всегда, кроме одного случая, когда оба слагаемых равнынулю.Составим таблицу функционирования:aibiСiSiСi+10000111100110011010101010110100100010111Схема сумматора может быть реализована на двух полусумматорах, соединенных как указано на схеме рис.2.22. В этой схеме выделим промежуточные сигналы Pi, gi, ri. Введем эти сигналы в новую таблицуфункционирования. Соответствие работы этой схемы (рис.
2.22) и таблицы фунционирования можно проверитьперебором всех возможных вариантов.Рис. 2.22. Схема полного сумматораМногоразрядный сумматор с последовательным переносом. Таким образом, в общем случаедля каждого разряда необходима логическая схема с тремя входами ai, bi, Ci и двумя выходами Si,Ci+1. Такая схема и есть полный сумматор. Ее можно реализовать с помощью двух полусумматоров.aibiсiПромежуточныевеличиныPigiri00110011010101010000111101100110Входы0001000100000110ВыходыSiCi+10110100100010111Для сложения двух многоразрядных двоичных чисел на каждый разряд необходим один полный сумматор.Только в младшем разряде можно обойтись полусумматором.