Диссертация (Синтез и реализация параллельного цифро-аналогового преобразователя с повышенными динамическими характеристиками), страница 10

При изменении параметровмоделирования выводы остаются теми же: уровень SFDR снижается, если переходныепроцессы оказываются различны (форма и длительность).Для повышения SFDR наилучшим способом является использование структур/схем,позволяющих получить переходные процессы фиксированной длительности. Если жеструктура/схема имеет кодовую зависимость длительности переходного процесса, топовышения уровня SFDR можно добиться двумя путями:–Уйти от кодовой зависимости, использовав, например, устройство выборки ихранения;–Снизить отношение f/fs.684Анализ динамического диапазона, свободного от паразитных составляющих,с использованием схемы ЦАП на источниках тока4.1 Известные способы факторы и методы анализа снижения уровня SFDRСреди ЦАП с высокими динамическими показателями наибольшую долю занимаютЦАП на источниках тока.

Известны работы [4.1–4.14], посвящённые анализу параметровэквивалентной схемы ЦАП на источниках тока на уровень SFDR. Однако эти работыимеют общий недостаток: анализ проводится в предположении, что эквивалентныйисточник тока является источником гармонического сигнала. Такой подход не учитываеттри важнейших особенности работы ЦАП:1.Присутствие наложений спектра во входном коде из-за дискретности по времени. Вследствие чего, амплитуды всех гармоник входного кода являются результатомбесконечной суммы смещённых на k·fs спектров.

Влияние данного фактора особеннозначительно в области высоких частот (при больших значениях f/fs);2.Квантование выходного сигнала по уровню. Так как ЦАП имеет конечнуюразрядность, то точность представления выходного сигнала ограничена. Как былопоказано в главе 3, это является причиной присутствия во входном коде паразитныхгармоник,3.Выходнойгармоническийсигналсостоитизпереключенийотодногоустановившегося состояния к другому. Таким образом, проводить расчёты сиспользованием Фурье образов элементов схемы некорректно.В данной работе эти аспекты будут учтены. Выделяют два типа факторов сниженияуровня SFDR: статические и динамические.

К статическим факторам относятся статическаянелинейность и, в первую очередь, интегральная нелинейность как интегральныйпоказательотклонениястатическиххарактеристикЦАПотидеальных.Насхемотехническом уровне интегральная нелинейность для ЦАП на источниках тока будетзависеть главным образом от выходного сопротивления источника тока. К динамическимфакторам снижения уровня SFDR относят:691.Рассогласования в задержках, а также скоростях нарастания и спада управляющихсигналов;2.Рассогласования в моментах переключения ключей, то есть присутствие моментов,когда оба ключа оказываются одновременно либо открыты, либо закрыты;3.Просачивание управляющих сигналов в аналоговую часть схемы ЦАП и вызванныеэтим последующие флуктуации напряжения.Динамические факторы 1 и 2 могут быть устранены хорошо известными решениямитакими, как: синхронизирующая логика, выравнивание нагрузочных импедансовбалластными ячейками, использование древовидных путей проводников на топологии иподстройка драйверов управляющих сигналов на минимизацию продолжительностиинтервала времени, когда оба ключа открыты или закрыты.

Поэтому эти два факторадалее рассматриваться не будут. Интерес представляют: формирование требований квыходному сопротивлению источника тока и влияние просачивания управляющихсигналов.4.2 Определение требований к выходному сопротивления источника токаЗависимость SFDR от выходного сопротивления источника тока широко известна ирассматривается в работах [4.1–4.7, 4.12–4.14]. Несмотря на то, что авторы учитываюттакой важный эффект, как кодовая зависимость выходного сопротивления, данныеоценки обладают рядом недостатков:1.Не учитывается зависимость SFDR от частоты восстанавливаемого сигнала (точнее,от отношения f/fs).

Как было показано в главе 3, данная зависимость существует изначительно влияет на уровень SFDR;2.Используется в основе оценки нормировка на нагрузочное сопротивление, какследствие, не учитывается соотношение тока источника и тока, протекающего черезвыходное сопротивление (тока утечки).

Это соотношение необходимо учитывать,так как при одном и том же выходном сопротивлении в зависимости от токаисточника тока будет меняться вклад модуляции выходного сопротивления внелинейность.70В данном параграфе будет рассмотрено влияние модуляции выходного сопротивленияна SFDR в зависимости от разрядности и частоты восстанавливаемого сигнала, а такжеучтено соотношение тока источника тока и тока утечки.Рассмотрим эквивалентную схему ЦАП на источниках тока, показанную на рисунке4.1. Сопротивление Rcs является выходным сопротивлением источника тока и создаёт токутечки Ileak, дополнительно протекающий через нагрузочное сопротивление Rн.

Так какчисло включенных ячеек изменяется в соответствии с входным кодом, происходитизменение как тока I, так и выходного сопротивления Rcs. Эти изменения можно записатьв следующем виде: = 0 ⋅ ; =0,где I0 – ток источника тока с весом 1, Rcs0 – выходное сопротивление источника тока свесом 1. Таким образом, ток утечки Ileak также будет изменяться в зависимости от входногокода D и определяться по формуле: () ==.н + + 0н2Rн1EIRcsCcsРисунок 4.1 – Эквивалентная схема ЦАП на источниках токаТаким образом, выходной ток ЦАП, протекающий через нагрузочное сопротивление Rнможно записать в виде:71вых () = () + () = 0 ⋅ +.0н + (4.1)Отсюда видно, что при одном и том же выходном сопротивлении Rcs0 вклад тока утечкив выходной ток может быть разным в зависимости от соотношения I к Ileak.Изменение тока утечки от входного кода приводит к тому, что данный ток не можетбыть учтён так постоянное смещение и, следовательно, будет влиять на нелинейностьЦАП, в том числе и на SFDR.

Проведём анализ, позволяющий определить допустимый токутечки (и, как следствие, выходного сопротивление) источника тока. Введём параметрpleak, показывающий долю тока утечки токовой ячейки с весом 1 от номинального токаэтой ячейки, то есть: =0, 0 =0н + 0Отсюда можно выразить Rcs0:0 = 0 ;= 0 ; 0 =− н .н + 0 0Для сравнения ЦАП с различной разрядностью есть два подхода: зафиксироватьзначение I0 или зафиксировать ток полной шкалы IFS.

Таким образом, исходными даннымидля моделирования являются:1.Напряжение питания E;2.Ток МЗР I0 или ток полной шкалы IFS;3.Сопротивление нагрузки Rн;4.Доля тока утечки pleak;Проведём моделирование SFDR для обоих подходов по следующей методике. Вкачестве исходных данных для моделирования используются: разрядность ЦАП N,напряжение питания E, сопротивление нагрузки Rн, отношение f/fs, доля тока утечки pleak.Далее выполняются следующие шаги:1.По значению pleak рассчитывается значение выходного сопротивления0 =2. 0− нПолучаем характеристику преобразования ЦАП, то есть для каждого входного кодаD рассчитывается выходной ток ЦАП Iвых по формуле:72вых () = 0 ⋅ +3.Формируется; = 0.

. 2 − 1.0н + последовательностьвходныхкодовЦАПразрядностьюN,соответствующая гармоническому сигналу, и отношением частот f/fs;4.По полученной в п. 2 характеристике преобразования ЦАП последовательность изп. 3 преобразуется в последовательность значений выходного тока ЦАП;5.Для сигнала, полученного в п. 4, рассчитывается SFDR.Для моделирования были выбраны следующие параметры, показанные в таблице 4.1Таблица 4.1 – Параметры моделированияПараметрЗначениеНапряжение питания E, В1,8Ток I0, мкА1Ток IFS, мА1Сопротивление нагрузки Rн, Ом50Разрядность N4–16Pleak0,25%–100%Результаты моделирования соотношения частот f/fs, равного 1 к 100, показаны нарисунках 4.2 (фиксированный I0) и 4.3 (фиксированный IFS).

Из рисунков видно, что естьдва участка графиков: участок насыщения при малых pleak и падающий пологарифмическому закону участок при больших pleak. Причём чем выше разрядность, темуже участок насыщения. Однако два похода имеют различия в зависимостях SFDR. Дляслучая постоянного I0 графики имеют пересечения, а для случая постоянного IFS графикина падающем участки сливаются. Таким образом, в первом подходе оказывается, что принекоторых токах утечки увеличение разрядности приводит не к увеличению SFDR, как этообычно происходит, а к уменьшению.73Band = 0,01 (const LSB)46810121416120,00100,00SFDR, дБ80,0060,0040,0020,000,000,25%2,50%25,00%pleakРисунок 4.2 – Фиксированный LSBBand = 0,01 (const FS)46810121416120,00100,00SFDR, дБ80,0060,0040,0020,000,000,25%2,50%25,00%pleakРисунок 4.3 – Фиксированный FSДанные графики позволяют по заданному уровню SFDR определять необходимуюразрядность ЦАП и максимально допустимый ток утечки.

Стоит отметить, чтопроведённый анализ не учитывает быстродействие ЦАП (то есть ёмкостные элементы).Учёт их влияния будет рассмотрен далее.744.3 Выбор схемы источника токаПосле того, как определены требования к разрядности и выходному сопротивлениюисточника тока, необходимо выбрать схему источника тока. В литературе схемыисточников тока, как правило, рассматриваются лишь с позиции статических параметровтаких, как: выходное сопротивление и ширина диапазона рабочей области выходныхнапряжений [1.6, 4.15–4.16].

При этом отсутствует анализ или сравнение, какой тип схемылучше с точки зрения динамических характеристик и, в частности, с точки зрения SFDR.В данной работе предлагается сравнить 3 наиболее известные схемы, показанныена рисунке 4.4 [1.6]. Схему на рисунке 4.4а далее будем называть «простой», схему нарисунке 4.4б – «каскодной», схему на рисунке 4.4в – «широкодиапазонной». НапряженияUсм, Uсм1 и Uсм2, подаваемые на затворы транзисторов, исполняющих роль источника тока,определяет режимы работы транзисторов и называется напряжением смещения.IопI0IопIопT4Uсм2IопUсм1I0T3T5T2T4Uсм1T2а)I0T2UсмT1Uсм2T1T3б)T1в)Рисунок 4.4 – Схемы источников тока, выбранные для моделирования и сравненияДля моделирования схем используется технология UMC 180 нм и средапроектирования Cadence Virtuoso.

Параметры схем подбираются так, чтобы обеспечитьодинаковое выходное сопротивление источников тока. Выходные ВАХ данных токовыхячеек с последовательно включённым ключом показаны на рисунке 4.5. Из рисункавидно, что схемы различаются по ширине рабочего пологого участка и, как следствие,допустимому диапазону выходных значений.75ШирокодиапазоннаяКаскоднаяПростая1,201,00I, мкА0,800,600,400,200,000,000,501,001,502,00U, ВРисунок 4.5 – Выходные ВАХ различных схем источников токаНа основе каждой из указанных схем собираются схемы 8-ми, 10-ти и 12-тиразрядных ЦАП. Проводится моделирование всех ЦАП в соответствии со схемой,показанной на рисунке 4.6.I0+EпитГенераторнапряженийсмещенияUсмЦАП IвыхDRн+EпитГенератор кодовРисунок 4.6 – Схема моделированияСтоит отметить, что моделирование проводится при следующих условиях:1.Все ЦАП выполнены по бинарной архитектуре.

Так как быстродействие унарныхЦАП, как уже обсуждалось в главе 1, ниже, чем бинарных, то, в соответствии свыводами главы 3, SFDR унарного ЦАП будет ниже за счёт более длительногопереходного процесса. Таким образом, не теряя общности, достаточно провестиболее простое моделирование бинарного ЦАП, при этом все выводы, которые будутполучены для бинарных ЦАП, будут справедливы как для унарных ЦАП, так и длясегментных;762.Моделирование проводится для восстанавливаемого сигнала с частотой, равной0,1fs. Как было показано в главе 3, при малых значения f/fs (0,001 и менее) амплитудыпереходных процессов оказываются незначительными и не оказывают влияния наSFDR, как следствие, не давая представления о быстродействии ЦАП;3.Транзисторы, выполняющие роль ключей, имеют минимальные размеры дляминимизации паразитных ёмкостей и повышения быстродействия;4.Ток I0 равен 1 мкА, напряжение питания – 1,8 В, сопротивление нагрузки Rн – 50 Ом;Также можно отметить, что ширина затворов всех транзисторов в источнике тока такжевыбранаминимальной,чтобыуменьшитьпаразитныеёмкостииповыситьбыстродействие.