Спиридонов С.Б. - Схемотехника дискретных устройств, страница 7

Таблица истинности мультиплексора.Ea1a0Y100x0101x1110x2111x30**0Согласуясь с таблицей истинности можно записать выражениеY = E * a1 * a0 * x0 + E * a1 * a0 * x1 + E * a1 * a0 * x2 + E * a1 * a0 * x3 (4.1)При любом значении адресующего кода все слагаемые, кроме одного, равнынулю. Ненулевое слагаемое равно xi , где i — значение текущего адресногокода.На основании выражения(4.1) комбинационная схема мультиплексора вбазисе основного функционального набора имеет следующий вид (рис.4.1.)66a1 a1 a0 a0x0&x1&x2≥1Y&x4&EРис. 4.1. Схема мультиплексора на 4 информационных входа с разрешающимвходом E в базисе основного функционально-полного набора.Выражение (4.2) можно преобразовать согласно теореме Шеннона в базисШеффера («И-НЕ»).Y = ( E * a1 * a0 * x0 ) * ( E * a1 * a0 * x1 ) * ( E * a1 * a0 * x2 ) * ( E * a1 * a0 * x3 )(4.2 )На основании выражения(4.2) комбинационная схема мультиплексора вбазисе функционального набора Шеффера («И-НЕ») имеет следующий вид(рис.4.2.)67a1 a1 a0 a0x0&x1&Yx2&&x4&EРис.

4.2. Схема мультиплексора на 4 информационных входа с разрешающимвходом E в базисе Шеффера.При необходимости реализации количества информационных входов,превышающеевозможностиконкретнойреализациимультиплексора,реализуют каскадные схемы соединения мультиплексоров.Рассмотрим примерреализацииуправления16-ю информационнымивходами, с помощью мультиплексоров, имеющих по 4 информационныхвхода.Для решения данной задачи необходимо 5 мультиплексоров на 4информационных входа.Схема соединения пяти мультиплексоров по 4 информационных входа дляреализации мультиплексора по каскадной схеме представлена на рис.

4.3.68a4 a3a1 a0a1x0x1x2x3MUXa0D3D2D1D0Ea1 MUXa0x4x5x6x7D3D2D1D0Ex8a1MUXa0a1 MUXa0D3D2D1D0D3x9D2x10D1x11D0YEEa1MUXa0x12D3x13D2x14D1x15D0EРис. 4.3. Схема каскадного мультиплексора на 16 информационных входа.69Однимизраспространённыхприменениймультиплексораявляетсяуправление передачей кода в прямом или обратном виде в зависимости отуправляющих сигналов. Для этого в каждом разряде на выходе регистравходы мультиплексора подключаются к прямому и инверсному выходутриггера регистра источника.Пример схемы, применённой у каждогоразряда иллюстрирует рис.4.4.qiSS&T≥1R&RqiYРис.4.4. Мультиплексор в качестве инвертора кода слова.Длядемультиплексорасуществуетсоотношениезависимостиколичества информационных выходов от количества разрядов адреса.

Этосоотношение определяется формулой m = 2n , где n – разрядность адреса, m– количество информационных выходов. Двоичный код на входах адресаопределяет номер того информационноговыхода, на который входнаяинформация поступает в данный момент.Тогда работа демультиплексора будет соответствовать таблице истинности(табл.4.2).70Таблица 4.2. Таблица истинности демультиплексора.Xxxxxxa1a0E0011*0001*11110Y0xY1Y2Y300000x00000000x00x0Значения сигналов на выходе демультиплексора будет определяться изследующих выражений:Y0 = x * a1 * a0 * E ;Y1 = x * a1 * a0 * E;Y2 = x * a1 * a0 * E;(4.3)Y3 = x * a1 * a0 * EИсходя из выведенных выражений синтезируется схема демультимплексора(рис.

4.5.)71a1 a1 a0 a0Y0&Y1&Y2&Y3&XEРис.4.5 . Схема демультиплексора с четырьмя выходами и двумя разрядамиадреса.Аналогичный приём наращивание размерности демультиплексора применимпри реализации каскадной схемы построения демультиплексора. Каскадныйдемультплексоримеет16выходовистроитсянаосновепятидемультиплексоров по четыре выхода.Пространство разрядов адресовподразделяетсяадресанадвамножества:управлениявходящимдемультиплексором (младшие разряды) и адреса управления выходнымидемультиплексорами (старшие разряды).Управление для селекцииработающего выходного демультплексора основывается на использованиисигнала разрешения, который определяется начальным демультиплексором.Схема каскадного демультиплексора приведена на рис.

4.6.72xX DMX Y0Ea1Y1Y2Y3a0X DMX Y0Ea111Y1Y2Y3a0X DMX Y0Ea0a1a0a0Y1Y2X DMXY3EY0a0a0Y1a1Y2a0Y3X DMX Y0Ea1Y0Y0Y0a0Рис. 4.6 . Схема каскадного демультиплексора на 16 информационныхвыходов.73Дешифраторы и шифраторыДешифратором называется кодирующее устройство, представляющее собойкомбинационную логическую схему, преобразующее многоразрядныйвходной код в выходной (чаще всего в унарный) код.Примером унарного кода является изображение десятичных чисел 0,1,2…..9.Дешифраторы относят к кодирующим устройствам.Если на входы дешифратора подаются двоичные переменные, то на одном извыходов дешифратора вырабатывается сигнал 1, а на остальных выходахсохраняются нули.Число входов и выходов в так называемом полном дешифраторе связаносоотношением m = 2 ,nгде n — число входов, а m — число выходов.Если в работе дешифратора используется неполное число выходов, то такойдешифратор называется неполным.

Так, например, дешифратор, имеющий 4входа и 16 выходов, будет полным, а если бы выходов было только 10, то онявлялся бы неполным.На выходах дешифратора вырабатываются значения булевых функцийсоответственно:Y0 = x 3 * x2 * x1 ; Y1 = x 3 * x2 * x1 ;Y2 = x 3 * x2 * x1 ; Y3 = x 3 * x2 * x1 ;(4.4)Данные выражения позволяют построить линейный дешифратор на 4 выходарис.4.7.74x1x1x0x0Y0&Y1&Y2&Y3&Рис. 4.7. Линейный дешифратор на 4 выхода.Согласно ГОСТ 2.743-91 условно графическое обозначение дешифраторана 8 выходов изображено на рис. 4.8.75Рис.

4.8. Условно-графическое изображение дешифратора с прямымивходами а), с комбинацией прямых и инверсных входов б).Шифратор — это комбинационное устройство, преобразующееунарный код (например, десятичные числа) в двоичную системусчисления, причем каждому входу может быть поставлено в соответствиедесятичное число, а набор выходных логических сигналов соответствуетопределенному двоичному коду. Шифратор иногда называют «кодером»(от англ.

coder) и используют, например, для перевода десятичных чисел,набранных на клавиатуре кнопочного пульта управления, в двоичныечисла.Если количество входов настолько велико, что в шифраторе используютсявсе возможные комбинации сигналов на выходе, то такой шифраторназывается полным, если не все, то неполным. Число входов и выходов вполном шифраторе связано соотношением n = 2m, где n — число входов, m— число выходов.76Так, для преобразования кода кнопочного пульта в четырехразрядноедвоичное число достаточно использовать лишь 10 входов, в то время какполное число возможных входов будет равно 16 , поэтому шифратор 10x4(из 10 в 4) будет неполным.Рассмотримпримерпостроенияшифраторадляпреобразованиядесятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичныйкод. При этом предполагается, что сигнал, соответствующий логическойединице, в каждый момент времени подается только на один вход.

Таблицаистинности такого шифратора представлена табл. 4.3 .Таблица 4.3 . Таблица истинности шифратора на 10 входов.КодY3Y2Y1Y0K00000K10001K20010K30011K40100K50101K60110K70111K81000K91001клавиши77Используяданнуютаблицусоответствия,запишемлогическиевыражения, включая в логическую сумму те входные переменные,которые соответствуют единице некоторой выходной переменной. Так, навыходе Y0, будет логическая «1»тогда, когда логическая «1» будет или навходе K1, или K3, или K5, или K7, или K9, т.

е.:Y0 = K1 + K 3 + K 5 + K 7 + K 9 ;Y1 = K 2 + K 3 + K 6 + K 7 ;Y2 = K 4 + K 5 + K 6 + K 7 ;(4.5)Y3 = K8 + K 9Данныебулевывыражениядлясинтезировать его схему рис.4.9.78выходовшифраторапозволяютK9 K8 K 7 K 6 K 5 K 4 K3 K 2 K1 K 0Y0≥1Y1≥1Y2≥1Y3≥1Рис. 4.9. Схема шифратора 10х4.794.2. Типовые примеры проектных решений.4.2.1Пример использования мультиплексора в качестве универсальнойкомбинационной схемы.Например, вместо синтеза комбинационной схемы по таблице истинности(табл.

3.1.) можно использовать мультиплексор с 8-ю информационнымивходами и тремя разрядами адресного кода.Технология созданиязаменяющего устройства состоит в подключении к адресным входамзначений переменных,а на соответствующий вход мультиплексораподаётся значение либо логического нуля, либо единицы в зависимости отзначения, принимаемого функцией при данном наборе трёх переменных(рис. 4.10.)a2A2a1A1a0A01D71D61D50D41D30D20D10D0MUXYРис. 4.10 . Мультиплексор в качестве универсальной комбинационнойсхемы.804.2.2. Синтез шифратора для кода Грея.Особенностью кода Грея является его большая устойчивость к ошибкам припередаче по линиям связи.

При переходе от тетрады к тетраде в коде Греявсегда только один разряд меняется с 0 на 1 или с 1 на 0. То есть изменяетсявсегда только один бит в тетраде.Коды такого типа получили название одношаговых кодов. Одношаговыекоды также называются прогрессивными кодами.Таблица 4.4. даёт соответствие четырёхразрядных комбинаций кодаГрея десятичному (унарному) коду.Таблица 4.4. Соответствие десятичного унарного кода и кода ГреяДесятичныйa3a2a1a0Унарный код0K000001K100012K200113K300104K401105K501116K601017K701008K811009K9110110K101111Тогда для каждого выхода шифратора a0 … a3 . можно записатьбулево выражение по данной таблице истинности.a0 = K1 + K 2 + K 5 + K 6 + K 9 + K10 + K1481a1 = K 2 + K 3 + K 4 + K 5 + K10 + K11 + K12 + K13a2 = K 4 + K 5 + K 6 + K 7 + K8 + K 9 + K10 + K11 + K12 + K13a3 = K8 + K 9 + K10 + K11 + K12 + K13 + K14 + K15По приведённым булевым выражениям строится схема шифратора вкод Грея (рис.4.10.)82K10 K 9 K8 K 7 K 6 K 5 K 4 K 3 K 2 K1a0≥1≥1a1a2≥1a3≥1Рис.

4.10. Шифратор в код Грея.83Итоги изучения главы 4.Помнить:- определение и функциональное назначение дешифраторов, шифраторов,мультиплексоров, демультиплексоров.Понимать:- логику синтеза типовых схем дешифраторов, шифраторов,мультиплексоров, демультиплексоров на основе логических элементов.- различать и понимать особенности в схемных решения перечисленныхфункциональных устройств.Применять:- дешифраторы, шифраторы, мультиплексоры, демультиплексоры длярешения задач связи, селектирования сигналов и линий передачи двоичныхкодов.- строить схемы на основе мультиплексоров, замещающие типовыекомбинационные схемы, построенные на основе таблиц истинностифункций, описывающих дисциплину работы.Оценивать:- возможности применения дешифраторов, шифраторов, мультиплексоров,демультиплексоров для построения узлов с другим функциональнымназначением.4.3. Контрольные вопросы.Вопросы категории 1. «Помнить»4.3.2.

Напишите формулу зависимости количества выходов дешифратора отимеющегося количества разрядов входного двоичного кода.4.3.3. На основе, каких логических элементов может быть построендешифратор?Вопросы категории 2. «Понимать»844.3.1. Сформулируйте различие в схемах построения полного и неполноголинейного дешифратора.4.3.4. На каком схемном принципе строится каскадный дешифратор и чемвызвана необходимость в такой архитектуре дешифратора?4.3.5. На каком схемном принципе строится матричный дешифратор и чемвызвана необходимость в такой архитектуре дешифратора?4.3.7.