DigitElectrLabsPart1 (Лабы), страница 2

Платформа NI ELVIS II+подключается к ПК посредством высокоскоростного USB-интерфейса. Программноеобеспечение NI ELVISmx служит для управления функционированием аппаратныхсредств NI ELVIS II+ с помощью спроектированных в LabVIEW лицевых панелей (SoftFront Panels – SFPs) следующих измерительных приборов:• Генератора сигналов произвольной формы (Arbitrary Waveform Generator – ARB).• Анализатора амплитудно- и фазочастотных характеристик (Bode Analyzer).• Устройства чтения цифровых данных (Digital Reader).• Устройства записи цифровых данных (Digital Writer).• Цифрового мультиметра (Digital Multimeter – DMM).• Анализатора спектра (Dynamic Signal Analyzer – DSA).• Функционального генератора сигналов (Function Generator – FGEN).• Анализатора импеданса (Impedance Analyzer).• Осциллографа (Oscilloscope – Scope).• Анализатора вольтамперной характеристики двухполюсников (Two-Wire CurrentVoltage Analyzer).• Анализатора вольтамперной характеристики четырехполюсников (Three-Wire CurrentVoltage Analyzer).6• Регулируемых источников питания (Variable Power Supplies).Кроме того, в комплект включены экспресс–функции (Express VIs) LabVIEW и наборы функций (Steps) SignalExpress для программирования NI ELVIS II в этих средах.Внешний вид NI ELVIS II+ с поключенным оценочным модулем DE FPGA Board показан на рисунке 1.1.Рис.

1.1. Внешний вид станции ELVIS II+ с отладочной платой DE FPGA BoardNI ELVIS II+ в данной конфигурации эффективен для организации занятий по основам построения цифровых логических устройств. Комплект NI ELVIS II+ предоставляетширокие возможности для измерений и испытаний, необходимых в ходе этих занятий,обеспечивает сохранение получаемых данных.1.2Отладочная плата Digital Electronics FPGA BoardFPGA — Field programmable gate array (дословно переводится как «массив логических вентилей, программируемых в условиях эксплуатации»), это «сверхбольшая»интегральная схема (СБИС) с массивом логических вентилей, не соединенных междусобой функциональными связями в процессе производства.

Другими словами, FPGA —это программируемая логическая интегральная схема (ПЛИС).Отладочная плата NI Digital Electronics FPGA Board [4] — это инструмент разработки электронных схем, построенный на основе микросхемы ПЛИС XC3S500E XilinxSpartan-3E. Помимо ПЛИС отладочная плата содержит: движковые переключатели;светодиоды; два семисегментных индикатора; нажимные кнопки; нажимную поворотную кнопку для выбора частоты внешнего синхросигнала и светодиоды для отображения выбранного режима работы; разъёмы Diglent Pmod для подключения внешних устройств; интерфейс USB, предназначенный для программирования микросхемыПЛИС; инструментарий для разработки электронных устройств.7Внешний вид отладочной платы NI Digital Electronics FPGA Board приведен нарис.

1.2.Рис. 1.2. Отладочная плата NI Digital Electronics FPGA Board1.2.3.ПЛИСXC3S500E Xilinx Spartan-3EПереключатель SW9Движковые переключатели(SW0÷SW7)4.Кнопки (BTN0÷BTN3)5.Вращающийся нажимнойпереключатель6.Разъёмы Digilent Pmod7.Зона макетирования:сигнальный разъем BB18.Разъёмы общего назначения9.Зона макетирования:сигнальный разъем BB410.

Разъём для подключенияк NI ELVIS II+11.12.13.14.15.16.17.18.19.Зона макетирования:сигнальный разъем BB5Разъём подключенияисточника питанияЗона макетирования:сигнальный разъем BB2Выключатель питанияЗона макетирования:сигнальный разъем BB3Кнопка сброса (Reset)Разъём USBСветодиод LD–GСемисегментныеиндикаторы20. Светодиоды (LD0÷LD7)8Отладочную плату NI Digital Electronics FPGA Board можно подключить в двухразличных режимах:• Автономный режим (Stand-alone Mode)1 . В этом режиме отладочная плата работает в качестве автономного или независимого устройства. Для подключенияв автономном режиме необходим независимый источник постоянного тока (15 В,650 мА), который подключается к разъему 12 на рис. 1.2. Разъёмы BB4 и BB5(9, 11 на рис.

1.2) в этом режиме могут использоваться для решения задач макетирования.• Режим NI ELVIS используется для подключения отладочной платы NI DigitalElectronics FPGA Board к образовательной платформе NI ELVIS. В этом режимеотладочная плата NI Digital Electronics FPGA Board используется в качестведополнительной макетной платы для NI ELVIS II+ . Поключение оценочной платырассмотрено в разделе 1.3.Как правило, проектирование устройств на базе ПЛИС выполняется с помощьюспециализированных программных инструментов разработки и языков программирования, например, VHDL или Verilog, освоение которых требует значительных усилий.Модуль LabVIEW FPGA дополняет базовый пакет LabVIEW возможностью реализации целевых систем с ПЛИС на платформе реконфигурируемого ввода/вывода NationalInstruments Reconfigurable I/O.1.3Подключение отладочной платы DE FPGA Boardв режиме NI ELVISВ режиме NI ELVIS отладочная плата NI Digital Electronics FPGA Board можетбыть использована как дополнительная макетная плата к рабочей станции NI ELVIS II+ .1.3.1Подключение электропитанияСтенд NI ELVIS II+ имеет два последовательно подключенных выключателя.

Первый, основной, расположен на задней панели, как это показано на левой панелирис. 1.3. При помощи этого выключателя подается общее питание на стенд.Второй выключатель расположен в верхнем правом углу стенда, как показано направой панели рис. 1.3. С помощью этого выключателя подается питание непосредственно на оценочный модуль DE FPGA Board.Рядом со вторым выключателем расположены световые индикаторы статуса:• Индикатор POWER -–– сигнализирует о том, что подано питание на оценочныймодуль DE FPGA Board. Здесь следует заметить, что на самой плате имеетсясобственный выключатель питания (14 на рис.

1.2), который используется в автономном режиме подключения, в режиме NI ELVIS данный выключатель всегдадолжен быть установлен в положение «ON».• Индикаторы USB. Их состояния приведены в таблице 1.1.– READY –– показывает, что оборудование NI ELVIS II+ сконфигурированодолжным образом и готово к соединению с компьютером.– ACTIVE –– показывает активность USB соединения с компьютером.9Рис.

1.3. Включение питания на платформе NI ELVIS II+Таблица 1.1. Состояния индикаторов USB рабочей станцииИндикатор ACTIVE Индикатор READYВыключенЖелтыйВыключенВыключенВыключенЗеленыйОписаниеГлавный источник питания выключен.Нет соединения с компьютером.Убедитесь, что USB–кабель подключен.ЗеленыйСтанция подключенапо протоколу USB 2.0.ЖелтыйСтанция подключенак высокоскоростному USB–порту.Зеленый или желтый Выполняется соединение.Внимание! Перед установкой или извлечением оценочной платы из рабочей станции убедитесь, что питание от платы отключено.1.3.2Выбор способа загрузки ПЛИСНа отладочной плате DE FPGA Board установлена ПЛИС Xilinx XC3S500E-4FTG256C,имеющая электронно–стираемое программируемое постоянное запоминающее устройство (ЭСППЗУ)2 емкостью 4 Мбит для хранения микропрограммы конфигурации ПЛИС.Этот способ загрузки ПЛИС устанавливается по умолчанию.

Альтернативным способом является загрузка ПЛИС через USB–JTAG программатор.Выбор режима загрузки ПЛИС осуществляется при помощи движкового переключателя SW9 (2 на рис. 1.2).12Данный режим в настоящем учебно–методическом пособии не рассматривается.Более употребимая аббревиатура EEPROM (electronically erasable programmable read-only memory).10Внимание! В лабораторном практикуме способ загрузки с EEPROM использоватьсяНЕ БУДЕТ. Поэтому движковый переключатель SW9 ВСЕГДА должен быть установлен в положение JTAG.В случае, когда движковый переключатель установлен в положение JTAG, микросхема ожидает загрузки конфигурации через интерфейс USB–JTAG. В микросхемузагружается конфигурация по умолчанию, которая заменяется затем конфигурацией,загружаемой через интерфейс USB–JTAG.

Загруженная конфигурация сохраняется довыключения питания, сброса микросхемы ПЛИС (кнопка 16 на рис. 1.2) или загрузкиновой конфигурации.Для связи компьютера с отладочной платой и загрузки микропрограммы конфигурации в ПЛИС используется USB–кабель, который подключается к специальному входуна DE FPGA Board (17 на рис.1.2), как показано на рис.1.4.Рис. 1.4.

Подключение JTAG–программатора. Горящий зеленым светодиод LD–G сигнализирует о том, что связь с компьютером устанолена111.4Зона макетированияОтладочная плата NI Digital Electronics FPGA Board содержит две зоны макетирования:• Сигнальная зона макетирования (7, 9, 11, 13, 15 на рис. 1.2).• Зона макетирования общего назначения (8 на рис. 1.2).1.4.1Сигнальная зона макетированияBB1 (7 на рис.

1.2) –– зона макетирования для подключения к ЦАП, АЦП, кнопкам, движковым переключателям, внешнему синхросигналу и линиям общего назначения ПЛИС.BB2 (13 на рис. 1.2) — зона макетирования для подключения к линиям общегоназначения ПЛИС и источникам питания.BB3 (15 на рис. 1.2) — зона макетирования для управления семисегментным индикатором на два знакоместа, светодиодами, подключения к источникам питания.BB4 (9 на рис. 1.2) — зона макетирования для подключения к сигналам NI ELVIS,включая аналоговые входные сигналы, аналоговые выходные сигналы, функциональныегенераторы, источники питания, цифровые входные/выходные сигналы.ВВ5 (11 на рис.