47950 (597370), страница 10
Текст из файла (страница 10)
у4=х4
5. Функциональная схема устройства на рис.5.7.
Рис. 5.7 Функциональная схема преобразователя кода прямого замещения в двоично-десятичный код 2421.
Пример 5.3. Синтезировать дешифратор для преобразования двоично-десятичного кода в код, предназначенный для управления десятичным индикатором (дешифратор 4 10).
Решение. 1. Двоично-десятичный код 2421 соответствует представлению числа в виде:
.
Поэтому дешифратор должен иметь четыре входа.
2. Для управления десятичным индикатором на выходе необходимо получить десятичное число, т.е. дешифратор должен иметь десять выходов.
Таким образом дешифратор представляет собой схему с четырьмя входами и десятью выходами. Составляют таблицу истинности для логической функции дешифратора (табл.5.9)
Таблица 5.9
Таблица истинности дешифратора
Десятичное число | Двоично-десятичный код на входе | код на выходе | |||||||||||||
х1 | х2 | х3 | х4 | у0 | у1 | у2 | у3 | у4 | у5 | у6 | у7 | у8 | у9 | ||
0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
2 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
3 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |
4 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | |
5 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | |
6 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | |
7 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | |
8 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | |
9 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | |
1 | 0 | 1 | 0 | ФУНККЦИЯ НЕ ОПРЕДЕЛЕНА | |||||||||||
1 | 0 | 1 | 1 | ||||||||||||
1 | 1 | 0 | 0 | ||||||||||||
1 | 1 | 0 | 1 | ||||||||||||
1 | 1 | 1 | 0 | ||||||||||||
1 | 1 | 1 | 1 |
4. Получают логическую функцию дешифратора в виде СДНФ путем записи " по единицам":
| |
5. При синтезе функциональной схемы следует учитывать, отдельные функции содержат общие части, поэтому схему с десятью выходами представляют как единое целое (рис.5.8)
Рис. 5.8 Функциональная схема дешифратора для преобразования двоично-десятичного кода в код, предназначенный для управления десятичными индикаторами (дешифратор 4 10)
5.5 Шифраторы
Шифраторы выполняют функцию, обратную дешифраторам, т.е. преобразуют унитарный код в двоичный или двоично-десятичный.
Пример 5.4. Синтезировать шифратор на пять входов, выход которого представляется в двоичном коде.
Решение. 1. Шифратор преобразует унитарный код в двоичный или двоично-десятичный.
Унитарный код двоичного n-разрядного числа представляется 2n разрядами, только один из которых равен 1.
Шифратор имеет пять входов. Число 5 в двоичном коде представляется тремя разрядами: 101, т.е. шифратор должен иметь три выхода.
В соответствии с этим составляют табл.5.10
Таблица 5.10
Таблица истинности
х1 | х2 | х3 | х4 | х5 | у1 | у2 | у3 |
0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
1 | 0 | 0 | 1 | ||||
1 | 0 | 1 | 0 | ||||
1 | 0 | 1 | 1 | ||||
1 | 1 | 0 | 0 | ||||
1 | 1 | 0 | 1 |
2. Получают логическую функцию шифратора в виде СДНФ путем записи "по единицам"
3. Функциональная схема шифратора в логическом базисе И-НЕ (рис.5.9.а) и в логическом базисе И, ИЛИ, НЕ (рис.5.9.б).
а).
б)
Рис. 5.9 Функциональная схема шифратора в логическом базисе И-НЕ (а) и в логическом базисе И, ИЛИ, НЕ (б)
5.6 Преобразователи кодов
Преобразователи кодов используют для шифрации и дешифрации цифровой информации и имеют n входов и m выходов. Соотношения между числами n и m могут быть любыми: n<>m.
5.7 Сумматоры
Сумматоры - это комбинационные устройства, осуществляющие суммирование чисел в двоичном коде.
Правила суммирования в простейшем случае - суммирования двух одноразрядных чисел, задаются таблицей двоичного сложения:
0+0=0
0+1=1
1+0=1
1+1=0+единица переноса в старший разряд.
Логическую функцию одноразрядного суммирования составляют на основании правил суммирования (табл. 5.11)
Таблица 5.11
Таблица истинности сумматора
Слагаемые | Результат суммирования | ||
х1 | х2 | Si | Цифра переноса в старший разряд, рi+1 |
0 | 0 | 0 | 0 |
0 | 1 | 1 | 0 |
1 | 0 | 1 | 0 |
1 | 1 | 0 | 1 |
Для получения логической функции одноразрядного суммирования в форме СДНФ производят запись " по единицам":
,
,
т.е. она реализуется двумя логическими функциями, а устройство имеет два выхода: Si и рi+1.
Схему, реализующую две функции, можно представить как простое объединение схем, реализующих каждую функцию отдельно, рис. 5.9: