47950 (597370), страница 11

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 11)

Рис. 5.9 Функциональная схема одноразрядного сумматора: полусумматора.

Устройство оказывается синтезированным из двух самостоятельных частей, реализующих:

1. функцию исключающее ИЛИ (сумма по модулю два);

2. функцию конъюнкции И.

Такое устройство называется полусумматором.

Полный одноразрядный сумматор должен иметь вход для цифры переноса из предыдущего разряда р_i и число слагаемых в нем оказывается равным трем: х₁, х₂, р_i (табл.5.12). Логическую функцию для полного одноразрядного сумматора представляют таблицей истинности, составленной на основании правил суммирования.

Таблица 5.12

Таблица истинности полного одноразрядного сумматора

Слагаемые		Результат суммирования
Цифра переноса из предыдущего Разряда рi	Первое слагаемое x1	Второе Слагаемое x2	Сумма Si	Цифра переноса в старший разряд, pi+1
0	0	0	0	0
0	1	0	1	0
0	0	1	1	0
0	1	1	0	1
1	0	0	1	0
1	1	0	0	1
1	0	1	0	1
1	1	1	1	1

Для получения логической функции в алгебраической форме в виде СДНФ производят запись по "единицам":

,

Далее производят минимизацию логических функций. Выражение для S_i не поддается минимизации изложенными ранее методами. Единственная возможность - это использовать вынесение за скобки:

Для выражения р_i+1 можно получить сокращенную дизъюнктивную нормальную формы применив все операции склеивания и поглащения:

1-4: (по р_i)

2-4: (по х₂)

3-4: (по х₁)

Сокращенная дизъюнктивная форма логической функции:

Таким образом, полный сумматор оказывается устройством с двумя выходами и реализуется двумя логическими функциями S_i и P_i+1 с тремя аргументами x₁, x₂, P _i.

Схему, реализующую несколько функций, можно представить как простое объединение схем, реализующих каждую функцию отдельно.

Функциональная схема в логическом базисе И, ИЛИ, НЕ на рис.5.10.

Рис.5.10 Функциональная схема полного одноразрядного сумматора.

Но такой путь, как правило, является неэкономичным. Схема оказалась реализованной на 16 базовых логических элементах.

Часто бывает целесообразно преобразовать совокупность данных логических функций к такому виду, чтобы реализующие их схемы содержали общие части, а схема с многими выходами представляла собой единое целое.

Поэтому продолжим преобразования.

На следующем этапе преобразований целесообразно более простую реализацию функции использовать в качестве составной части другой функции . Для такой функции табл.5.13.

Таблица 5.13

Таблица истинности полного одноразрядного сумматора

0	0	0	0	0
0	0	0	1
0	0	1	0	1
0	0	1	1
0	1	0	0	1
0	1	0	1
0	1	1	0
0	1	1	1	0
1	0	0	0	1
1	0	0	1
1	0	1	0
1	0	1	1	0
1	1	0	0
1	1	0	1	0
1	1	1	0
1	1	1	1	1

Но таблица истинности для теперь содержит избыточные наборы переменных, которые отмечены крестиками , т.е. функция оказывается частично (не полностью) определенной. Используем для минимизации частично определенной функции карту Карно (рис.5.11).

	00	01	11	10
00		1		1
01
11			1
10	1

Рис.5.11 Карта Карно.

Минимальному покрытию соответствует логическая функция:

После вынесения за скобки получают подготовленную для реализации логическую функцию:

Функциональная схема для этой логической функции в логическом базисе И, ИЛИ, НЕ показана на рис. 5.12.

Рис.5.12 Минимизированная функциональная схема полного одноразрядного сумматора.

Схема оказалась реализованной на 9 базовых логических элементах, что почти в два раза меньше, чем в первой схеме. Это подтверждает целесообразность проведенных преобразований.

Для реализации схемы в базисах И-НЕ и ИЛИ-НЕ следует для логической функции применить формулу Де Моргана.

Получены схемы полных одноразрядных сумматоров.

Полные многоразрядные двоичные сумматоры составляются из одноразрядных.

Способов выполнения сложения многоразрядных чисел два: параллельный и последовательный.

Процедуру сложения двух n-разрядных двоичных чисел можно представить рис.5.13.

Рис.5.13 Процедура сложения двух n-разрядных двоичных чисел

В младшем разряде сумматора используется полусумматор (два входа для и ).

Начиная со второго разряда необходимо иметь три входа: два для слагаемых и и один для сигнала переноса с предыдущего разряда, т.е. необходимо применять полный сумматор.

Введем обозначения:

1. полного сумматора рис.5.14

Рис.5.14 Обозначение на схеме полного сумматора

где S-выход суммы;

- выход переноса;

- вход переноса;

B - входы слагаемых цифр.

1. Полусумматора рис.5.15

Рис.5.15 Обозначение на схеме полу сумматора

В соответствии с рассмотренной схемой суммирования двух n-разрядных чисел схема n-разрядного сумматора может быть представлена в виде параллельного n-разрядного сумматора с последовательным переносом рис.5.16

Рис.5.16 Параллельный n-разрядный сумматор

Число сумматоров здесь равно числу разрядов. Выход переноса каждого сумматора соединен с входом переноса следующего, более старшего разряда. Слагаемые и складываются во всех разрядах одновременно, а перенос поступает с окончанием операции сложения в предыдущем разряде.

Быстродействие параллельного многоразрядного сумматора с последовательным переносом ограниченно задержкой переноса, так как формирование сигнала переноса на выходе старшего разряда не может произойти до тех пор, пока сигнал переноса младшего разряда не распространится последовательно по всей системе [7].

Это устройство нетрудно сделать любой длины, однако суммирование будет закончено лишь тогда, когда истечет время распространения сигналов переноса через всю цепь одноразрядных сумматоров. Такой перенос иногда называют пульсирующим. При наиболее неблагоприятных условиях для распространения переноса при сложении чисел 11...11 и 00... 001, произойдет “пробег” 1 переноса через весь сумматор от самого младшего разряда к самому старшему. Поэтому в худшем случае время распространения переноса где - время распространения переноса в одном разряде; n- число разрядов сумматора.

Характеристики

Список файлов книги