Герасимов В.Г. (ред). - Электрические измерения и основы электроники (1998) (529641), страница 50
Текст из файла (страница 50)
При активном уровне сигнала на входе установки 5 и пассивном уровне на входе 1с триггер, независимо от предыдущего состояния, принимает на выходе Д состояние 1. С дру~ ой стороны, при активном уровне сигнала на входе сброса К и пассивном уровне на входе 5 независимо от предыдущего состояния триггер переводится в состояние Я=О (сбрасывается). При пассивном уровне сигнала на обоих входах состояние триггера не изменяется (режим хранения предыдущего состояния), Наконец, последняя из возможных комбинаций, когда на обоих входах одновременно присутствуют активные уровни, для триггеров этого типа просто запрещается, так как по описанному закону работы его выходное состояние будет непредсказуемым Сформулированный выше словесно закон функционирования на рис.
612представленввиде таблицы переходов асинхронн о г о Я5' -т р и г г е р а, где обозначено Д' выходное состояние триггерадо момен га подачи соответствующей комбинации уровней (А'Я на его информационные входы, Д'+' — состояние триггера после этого момента, А — активный, П вЂ” пассивный уровень.
Как следует из этой таблицы, выходное состояние триггера Д'+' представляется булевой функцией трех переменных Ф, У и Д' Запрещенное состояние следует рассматривать как факультативные условия, доопределяя которые различным образом, можно получать разные структурныесхемы Я5-триггера. Рис 6 12 Таблица переходов асинхронного Л5-триггера й — от слова геаес (англ ) * Ь вЂ” от слова аеС (англ) — установиэь, переустановить, сбросить 270 Рис 6 13. Карта минимизации для асинхронного ЯЯ-триггера Вначале запишем аналитические выражения, а по ним построим структурные схемы двух наиболее распространеннь1х реализаций Яэ"-триггера (на элементах ИЛИ вЂ” НЕ и на элементах И вЂ” НЕ).
Используя прямую логику на входе (А=!,П=О), рассмотрим таблицу переходов (рис.6.12). В строке с номером О, соответствующей режиму хранения, единичное состояние на выходе будет при Д!=1, что описывается слагаемым вида )х!УД!. Строка с номерам 1 (режим установки в! ) доставляет Д!~ ' значение 1 независимо от значений Д!, что дает еще два слагаемых Я!У!,!! и В!УД!. Нанесем эти значения на карту минимизации асинхронного Я,5'-триггера (рис.6.13), одновременно буквой Ф пометим две клетки, соответствующие строке с номером 3, задающей запрещенную комбинацию на входах Л5-триггера. Дополняя на факультативных условиях Ф значения Д!~1 нулями, на карте минимизации (рис.6.13) выделяем две замкнутые области (У и П), для которых имеем соответствующее минимизированное выражение закона работы ЯЬ'-триггера у+! рд!+фу у(д+у!) (6 4) Применяя к (6 4) двойную инверсию и записывая для внутренней инверсии теорему де Моргана, получим запись Дг~1 с помощью только одних операций ИЛИ вЂ” НЕ Д!+1 — д! ( Я! + ( 1! ) — Я! + (Я! +Д! ) (6.5) Нетрудно видеть, что (6.5) описывает закон работы асинхронного 11~ -триггера с прямым управлением.
Аналогично, дополняя на строке с номером 3 значения Д!+1единицами, на карте (рис.6.13) также будем иметь две замкнутые области (П и Ц)). Для области 1П, соответствующей групповому склеиванию четыРех соседних слагаемых, имеем общее описание К что приводит кеше одНой записи закона работы асинхронного ЯЛ'-триггера Р+! 5! +У д! (6 6) Это выражение нетрудно записать в форме, содержащей только одну операцию И вЂ” НЕ 271 1 (7'! =д+УР'=д(Уд') (6.7) Поскольку в выражении (6.7) используются инверсные значения У н Л', приходим к выводу, что (6.7) задает закон работы асинхронного Ы- триггера с инверсным управлением. Рассмотрим построение структурных схем асинхронного ЯЯ -триггера, Для триггера с прямым управлением из (6.5) заключаем, что значение 0" ' может быть получено на выходе логического элемента ИЛИ вЂ” НЕ (на рис 6.14,а этот элемент обозначен г)1), если на один их его входов подать сигнал А', а на другой — функцию ф +ф.
С другой стороны, эта функция получается на выходе также элемента ИЛИ вЂ” НЕ (на рис.6.14,а это элемент В2), если на один из входов подать сигнал У, а на другой— О'. Поскольку состояние на выходе любого ИЛЭ всегда устанавливается с некоторой задержкой ~„в первый момент после подачи соответствующей комбинации сигналов на входы выходное состояние элемента 01 будет О', поэтому выход этого элемента соединяем с верхним входом элемента 02 (на рнс 6.14,а это соединение выделено жирной линией). Нетрудно видеть, что окончательное состояние на выходе элемента В2 будет инверсным (ф") по отношению к состоянию на выходе Й1, причем это состояние установится с задержкой 2г,.
Рассуждая аналогично, в соответствии с (6 7) получим схему асинхронного ЯЯ-триггера с инверсным управлением на элементах И вЂ” НЕ (рис.6.14,б), 1 2)1 Рис 6 14. Структурные схемы асинхронного Ло'-триггера и его условные обозначения' а — трипер с прямым управлением (на элементах ИЛИ вЂ” НЕ); б — триггер с инверсным управлением (на элементах И вЂ” НЕ) Д2, [ с 272 1 14юГФ~хь" У Рис 6. ! 5.
Структурные схемы синхронного КК-триггера н его условные обозначения: а — триггер с прямым управлениемгб †триггер с инверсным управлением б) На рис. б.!А,п,б приведены схемы асинхронного КЯ-триггера, а также — его условные обозначения. Дляпостроения синхронного К5-триггера можновзять за основу структурную схему асинхронного триггера и дополнить ее так называемой б л о к и р у ю щ е й я ч е й к о й. Ее назначение состоит в том, чтобы не допустить информационные сигналы Л и 5 на входы асинхронного ЯЯ-триггера, пока на С-входе отсутствует сигнал синхронизации (разрешения работы синхронного Ю'-триггера). При активном уровне сигнала на С-входе блокирующей ячейки асинхронный ЯЯ-триггер в составе синхронного триггера работает обычным образом, а при пассивном — находится в режиме хранения предыдущего состояния Д'.
Структурные схемы синхронного ЯЯ-триггера, соответственно, с прямым и инверсным управлением и его условные обозначения приведены на рис. 6.]5. В отличие от А5'-триггера с двумя информационными входами, Т- триггер и Ю-триггер принимают информацию только по одному входу. Счетным ! Т-триггером" ) называют триггер, изменяющий свое выходное состояние на инверсное предыдущему всякий роз при нивичии активного уровня сигноло на его единственном инсрормационном входе ~ Т-вход) При пассивном уровне сигнала на Т-входе счетный триггер находится в Режиме хранения предыдущего состояния. Таблица переходов асинхрон"ого Т-триггера и его условное обозначение показаны на рис 6.!6,а.
* От слова 1щпЫе (аш л ) опрокилыва ~ ься м вырла1ься 273 Применяя блокирующие ячейки на двухвходовых элементах И вЂ” НЕ или ИЛИ вЂ” НЕ, подобно тому, как это было сделано в синхронном ЛЯ-тригге ре, не трудно получить схему синхронного Т-триггера. Триггером задержки (й-триггером ") называют синхронный триг гер, выходное состояние которого совпадает с сигналом иа его един ственном информационном входе Д)-входе), которое тот имел на предыдущем такте импульсов синхронизации.
Таблица переходов В-триггера и его условное изображение приведены на рис 6.16,б, где обозначено .0' — сигнал на П-входе при и-м импульсе синхронизации; Д" и Д'+1 — выходное состояние триггера соответственно на этом и следующем за ним такте. Помимо указанных основных типов триггеров широкое распространение также получил у н и в е р с а л ь н ы й,)К-т р и г г е р, на основе которого, определенным образом соединяя его входы, могут быть построены все остальные триггеры. Таблица переходов и обозначение универсального,)К-триггера приведены на рис.6.17.
Сравнение таблиц переходов Ж- и.)К-триггеров показывает, что при условии Л' = К' и У =У первые три строки этих таблиц полностью совпадают, поэтому, подавая на К-вход,)К-триггера сигнал У, а на,У-вход— сигнал У и исключая запрещенную комбинацию с номером 3, получим реализацию )Ь'-триггера на базе.)К-триггера (рис.6.18,а). Точно также иа основе синхронного,УК-триггера может бьггь построен и синхронный АЯ- триггер. а) Рис 6 16.
Таблицы переходов и условные обозначения триггеров с одним и" формационным входом. а — асинхронный Т-трип ер и его условное обозначение б — синхронный 0-триггер и его условное обозначение " От слова <1е!ау (англ ) — задержка. 274 а) б) Рис.б.17. Таблица переходов (а) и условное обозначение универсального )К-триггера (б) ! г ДЙ-! б) и) 1 +! Рис.6.18.
Реализация некоторых типов триггеров на основе 7К-триггера: а — реализация АЯ-триггера; б - — два варианта построения Т-триггера; в — синхронный й-триггер Однако в отличие от К5-триггера универсальный Лйриггер не содержит запрещенной комбинации. Подобно Т-триггеру он изменяет свое состояние на инверсное предыдущему при активных уровнях сигналов на обоих входах у и К (строка 3 на рнс.б.17,а). Поскольку при пассивных уровнях сигналов на информационных входах асинхронный УК-триггер находится в режиме хранения, объединяя входы ХК и подавая на них сигнал Т', получим реализацию Т-три!тера на основе УК-триггера. Ранее етмечалось, что в синхронном триггере С-вход может выполнять функцию "Риемалогических сигналов. Поскольку при пассивном уровне сигнала на С входе синхронный 7К-триггер находится в режиме хранения предыду'®го состояния, а при активном уровне на С-входе и активных уровнях сигналов на входах У и К изменяет свое состояние на инверсное, ~"еем еще один вариант построения счетного триггера на основе синхрон"ого УК-триггера, работающего в режиме счета импульсов по входу С(рис 6 18 б) 275 а) 6) Рис.б,19.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
