Герасимов В.Г. (ред). - Электрические измерения и основы электроники (1998) (529641), страница 54
Текст из файла (страница 54)
С другой стороны, при высоком уровне сигнала на входе разрешения вычитания ( — Е) АУ-триггер сбрасывается, и реверсивный счетчик работает в режиме вычитания счетных импульсов Со. Помимо двоичных счетчиков, модуль счета которых равен степени двойки, на практике часто возникает потребность в счетчиках с произвольным модулем счета К,. Для построения таких счетчиков обычно используют двоичный счетчик, модуль счета которого превышает требуемое значение К„и при помощи дополнительных устройств или цепей обратной связи исключают в нем лишние состояния, уменьшая их число до значения К,. На рис.6.27,а приведена схема асинхронного суммирующего счетчика с модулем счета К,=5, которая отличается от схемы трехразрядного двоичного счетчика тем, что в нее введена цепь обратной связи через логический элемент РР1, обеспечивающая перевод триггера.00в нулевое состояние после четвертого импульса, а также добавлен элемент РР2, сбрасывающий триггер Р2 после пятого импульса.
Сигнал с выхода этого элемента можно использовать в качестве сигнала переноса Р при каскадном соединении таких счетчиков. Логический элемент РРЗ играет вспомогательную роль, обеспечивая по шине Я асинхронную установку счетчика в нулевое исходное состояние. Двоична-десятичным ~'или нросто десятичным) называют счетчик с модулем счета К,=10. Состояния такого счетчика трактуются в виде двоично-десятичного кода первых десяти цифр (от 0 до 9).
Многоразрядные десятичные числа в этом коде могут быть получены на выходах нескольких таких счетчиков, включенных каскадно. Схему двоично-десятичного счетчика можно построить, включив, например, перед счетчиком с модулем К,.=5 счетчик делитель частоты на 2 (К,=2).В качестве такого делителя частоты на 2 можно использовать, например, триггер РО из схемы (см.рис.6.26,в). Поскольку при каскадиом соединении счетчиков их модули счета умножаются, получим счетчик с К,=10. Условное изображение асинхронного десятичного счетчика на структурных схемах приведено на рис.6.27,б Десятичные счетчики получили широкое распространение в измерительной технике и, в частности, в приборах с цифровой индикацией. Например, соединяя выходы двоично-десятичного счетчика с входами дешифратора 1~514ИД1, к выходам которого по схеме рис.6.20,а подключен светодиОдный семисегментный индикатор, на табло этого индикатора можно "случать изображения десятичных цифр, соответствующих количеству Импульсов, подсчитанных счетчиком.
291 и) Рис.6.27 Асинхронные счетчики: а — структурная схема счетчика с модулем счета К,=5; б — условное обозначение двоично-десятичного счетчика Микросхемы счетчиков после номера серии обозначают буквами ИЕ. В настоящее время выпускается довольно обширная их номенклатура от простейших, позволяющих вести счет только в одном направлении, до многоразрядных двоичных и десятичных, асинхронных и синхронных счетчиков. Помимо рассмотренных ранее режимов работы современные микросхемы счетчиков обеспечивают предварительную запись в параллельном двоичном коде исходного состояния, с которо~~ зат ем начинается счет в ту или иную сторону (например ТТЛШ-счетчи" К555ИЕ18), а также позволяют программным способом, задавая опре деленные логические уровни на управляющих входах, в широких пред елах изменять модуль счета (коэффициент деления частоты следовани" входных импульсов, как например, в ТТЛ-микросхеме К155ИЕ8).
СУ шествуют также микросхемы, объединяющие в себе десятичный счетчи" с деш ифратора м для управления сем и сегментным цифровым индикато ром, например, ИС К176ИЕЗ и К176ИЕ4. 292 Регистрами называют последовательностные ЦЭУ, слуэкащие для записи и хранения многоразрядных чисел, вьтолнения над ними пораз рядных логических операций и вывода хранимой информации.
Проще всего при помощи регистров выполняются такие поразрядные логические операции, как инверсия бит, сдвиги кода числа влево и вправо на заданное количество разрядов и некоторые другие. Поскольку триггер обеспечивает хранение одного бита информации, схемы регистров строят на основе цепочки триггеров, количество которых определяется числом разрядов двоичного числа. Ввод и въиод информации в регистрах может выполняться как в параллельном, так и в последовательном двоичном коде. Регистры с параллельным приемом и выдачей информации называют регистрами памяти, а с последовательным вводом и выводом — сдвига ющими (сдвиговыми) регистрами.
Регистр называют р е в е р с и вы ы м, если поразрядный сдвиг двоичного кода в нем может выполняться в обе стороны. Однотипные регистры также могут различаться и некоторыми дополнительными возможностями, например, наличием как прямых, так и инверсных выходов, выводов наращивания разрядности, режима асинхронного или синхронного сброса хранимой информации и т и В регистрах памяти для хранения двоичной информации используют П-триггеры. На рис.б.28,а приведена схема трехразрядного регистра памяти, на примере этой схемы рассмотрим принцип реализации некоторых наиболее важных функций регистров памяти.
Регистр выполнен на трех синхронных В-триггерах, асинхронные входы сброса которых подключены к шине очистки Я. Активным единичным уровнем сигнала на этой шине производят очистку регистра (режим очистки). Далее по сигналу разреше ния записи А информация на входных шинах данных в параллельном двоичном коде через переключающие ячейки (на элементах 2 х 2И вЂ” ИЛИ) поступает на П-входы триггеров РО, В1 и В2.
По окончании импульса синхронизации на входе С (т.е. к следующему такту) она появляется на выходах соответствующих триггеров (режим записи), После этого соответственная комбинация входных данных может быть снята, так как регистр выполняет их временное хранение. Отметим, что для записи входной информации в регистр не требуется его предварительной Очистки, так как предыдущая информация, хранимая в нем, исчезает и заменяется новым содержанием. Ддя выполнения, например, такой поразрядной логической операции, как инверсия бит, необходимо подать активный единичный уровень сигнала на шину В инверсии бит.
При этом коммутирующие ячейки на элементах 2 х 2И вЂ” ИЛИ подключают к П-входу каждого триггера его инверсный выход, обеспечивая его режим работы в качестве счетного триггера Тогда при единичном уровне сигнала на входе синхронизации С состс,я ние каждого из них (в режиме счетного триггера) меняется на инверсно Наконец, для чтения (вывода) информации из регистра памяти активны„ уровень сигнала подают на вход Е разрешения чтения, н содержим регистра через блокируюшие ячейки (на элементах 2И) также в парал.
лелъном коде выставляется на выходных шинах Отметим. что режи~ чтения не разрушает информации в регистре, она хранится в нем до оче редного цикла записи новых данных. ! 3 б) Рис 6 28 294 .б ЪЪ о Ф Ъ Б О о и й~ К5б4ИРб 1 а в) Рис.6.28. Регистры: а — схема трехразрядного регистра памяти; б — схематрехразрядного сдвигающего регистра; в — схема двунаправленных шинных усилителей; г — универсальный регистр К564ИР6 г) С режимами записи данных в регистры и чтения информации, хранимой в них, в той или иной мере связана большая группа «машинных» команд современных цифровых вычислительных машин, составляющая так называемые к о м а н д ы п е р е с ы л к и.* Как показывает опыт, из всех типов команд, выполняемых вычислительными машинами, примерно (60 — 80)% составляют команды пересылки данных, поэтому для регистров это наиболее часто используемый режим работы.
Все триггерные ячейки регистра памяти, по существу, работают параллельно, в то время как в сдвигающих регистрах их, подобно схемам счетчиков, включают каскадно друг за другом. На рис.6.28,б приведена схема трехразрядного сдвигающего регистра, построенная наР-триггерах. Рассмотрим работу сдвигающего регистра на примере записи трехразрядного двоичного числа А(а2а ~ ао), поступающего на его вход В в последовательном коде младшими разрядами вперед.
При первом импульсе на продвигающей шине С объединяющей входы синхронизации всех триггеров, содержимое бита ао переписывается в триггер1)Ои появляется на его выходе До после этого импульса. При втором импульсе информация с выхода До переписывается в триггер Р1, а содержимое бита а ~ — в триггер 1Ю. По окончании второго такта на выходе ВО будет состояние Т о~~юю~ а а АЕЕЕМБЛЕРус оы**б ю бу ю * от слова точе (англ.) — двигать, передвигать. а,, а на выходе О, — ао, После третьего импульса синхронизации „ пролвигаюшей шине С все трехразрядное число окажется записанным в регистре.
Считывать записанную информацию из сдвигающего регистра можно либо в последовательном коде с выхода Д2, поочередно продвигая ее через все разряды регистра следующими тремя импульсами, либо в параллельном коде с выходов (Я>Я,Дз), причем на выходе Д2 будет присутствовать младший разряд записанного числа. Очевидно во втором случае регистр одновременно будет выполнять преобразование последо вательного кода в параллельный. После записи числа в сдвигающий регистр (см.рис.б.28,б) сдвиг его еше на один разряд приводит к таму. что крайний справа бит выходит за пределы разрядности регистра.
Соединяя выход Д~ с 0-входом триггера 00, получим схему коль це в ого (циклического) регистра выполняющего сдвиг хранимой в нем информации по кольцу триггеров в направлении против часовой стрелки. Для изменения направления сдвига информ а и и и в р е г и с т р е (см.рис.б.28,б) необходимо после записи в него числа соответствующим образом перекоммутировать 0-входы триггеров так, чтобы на 0-вход триггера 00 подавался сигнал с выхода О,, на 0-вход триггера И вЂ” сигнал с выхода Д . При этом выводить информацию из регистра (только теперь уже старшими разрядами вперед) нужно будет с выхода До, а вводить новое число, подавая его биты на 0-вход триггера 02. Наконец, подавая сигнал с выхода До на 0-вход триггера 07, получим к о л ь ц е в о й р е г и с т р, циклически сдвигающий его содержимое в направлении па часа во й стрелке.
Для перекоммутации 0-входов можно использовать коммутирующую ячейку на элементе 2 х 2И вЂ” ИЛИ подобно тому, как это было выполнено в схеме регистра памяти (см.рис.б.28,а), когда по сигналу управления ~ или В 0-вход подключался либо к одной из входных шин, либо к инверсному выходу Д. Соединяя триггерные ячейки с коммутирующими, получим схему ре в ер с и в но го р е ги с тра. Направлением сдвига информациив нем можно управлять, подавая активные уровни сигнала на вход разрешения сдвига влево П, или вход разрешения сдвига вправо И~, объединяющие соответствующие входы управления коммутирующих ячеек. Микросхемы регистров обозначают после номера серии двумя буквами ИР.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
