Айфичер Э., Джервис Б. Цифровая обработка сигналов, практический подход (2-е изд., 2004) (1095888), страница 142
Текст из файла (страница 142)
Обратите внимание иа два независимых арифметических тракта перелачи данных, каждый из которых имеет четыре операпионных блока— Ь), Я, М! и О1;1 2. $2, М2 и 02 32-бнтовых команд за раз, так что длина получающегося слова равна 256 бнт (отсюда и название — с командными слобанп сверхбольшой длины). При наличии в сумме восьми операционных блоков, по четыре в каждом тракте, процессор ТМБ320С62х может выполнять до восьми команд параллельно в одном такте. Процессор имеет значительную программную память и большой кзш данных (обычно 4 Кбайт программного кэшаткэша данных уровня 1 и 64 Кбайт программного каша/каша данных уровня 2). Каждый тракт данных имеет собственный блок регистров (шестнадцать 32-битовых регистров), но может также обращапся к регистрам другого тракта данных. Преимушества архитектуры ЧП% включают простату и значительную вычислительную эффективность.
Недостатки — повышенное использование программной памяти (организация кодов для согласования внутреннего параллелизма процессора может привести к неэффективному использованию памяти). Более того, оптимальной производзпельности процессоров можно достичь, только когда все операционные блоки заняты, что не всегда возможно вследствие зависимости по данным, задержек команд и ограничений при использовании операционных блоков. Впрочем, существуют сложные программные средства для сжатия кода, планирования команд, распределения ресурсов и использования богатого потенциала процессора вообще. 12.3. Универсальные процессоры ЦОС 12.3.2' ',:,1 Процессоры ЦОС с плавающей запятой вял Возможность разработки процессоров для выполнения операций ЦОС с высокой скоростью, высокой точностью и использованием арифметики с плавающей запятой стала долгожданным открытием. Такие операции минимизируют влияние конечной разрядности, которое проявляется как переполнение, ошибки округления и ошибки квантования коэффициентов.
Кроме того, такой подход облегчает разработку алгоритмов, поскольку разработчик может создать алгоритм на большом компьютере на языке высокого уровня, а затем перенести его на устройство ЦОС проще, чем он бы это сделал при арифметике с фиксированной запятой. Ключевые особенности процессоров ЦОС с плавающей запятой аналогичны свойствам процессоров с фиксированной запятой — существуют специальные команды для операций ЦОС и множественные тракты передачи данных для выполнения нескольких операций. При этом, как и процессоры ЦОС с фиксированной запятой, доступные процессоры ЦОС с плавающей запятой существенно отличаются архитектурно.
Неюторые ключевые особенности трех поколений процессоров ЦОС с плавающей запятой производства Техаз 1пзлтлпепЗз и Апа1ой Оеу(сез сведены в табл. 12.2. Пожалуй, самым известным семейством универсальных процессоров ЦОС с плавающей запятой первого поколения является ТМЯ320СЗх, которое представлено 32- битовыми одночиповыми цифровыми процессорами сигналов и поддерживает как арифметические операции с целыми числами, так и действия с плавающей запятой. Процессоры имеют большую память и множество встроенных периферийных средств, упрощающих разработку систем.
В число этих средств входят программный кзш (позволяет ускорить выполнение часто вызываемых кодов) и встроенная память двойного доступа. Размеры областей памяти удовлетворяют запросам приложений с большими требованиями к памяти, как, например, графические приложения и задачи из сферы обработки изображений. В процессоре ТМБ320СЗО умножение с плавающей запятой требует 32- битовых операндов и выдает 40-битовое нормированное произведение, представленное в форме с плавающей запятой.
Целочисленное умножение требует 24-битовых входов и дает 32-бнтовый результат. Всего поддерживается три формата с плавающей запятой. Первый — короткий 16-битовый формат с 4-битовой экспонентой, одним бнт знака и 11 бит мантиссы. Данный формат используется в тех операциях с плавающей запятой, где требуется немедленный результат. Второй формат — формат обычной точности с 8- битовой экспонентой, одним бит знака и 23-бнтовой мантиссой (всего 32 бит). Третий— это 40-битовый формат повышенной точности, который имеет 8-битовую экспоненту, один бит знака и 31-битовую мантиссу. Отметим, что описанное представление в форме с плавающей запятой отличается от стандарта 1ЕЕЕ, но процессор имеет средства конвертации между двумя форматами.
Процессор ТМ8320СЗх обьединяет особенности гарвардской архитектуры (отдельные шины для команд прозраммы, данных и ввода- вывода) и фон-неймановской архитектуры (унифицированное адресное пространство). Во втором поколении универсальных процессоров ЦОС с плавающей запятой акцент был сделан на многопроцессорной обработке и поддержке нескольких процессоров. Ключевыми вопросами здесь являются передача данных между процессорами, передача данных с прямым доступом к памяти и совместное использование глобальной памяти.
ф о о Ф с р с о 3 С 3 с ф 4м о 3С с 3 И о Ф О о о о о 3'3 3'3 33 р с с 3' а с "о ф ф о О а 'О С О а ~) Ио ф 3$ р Зо ф а о 33 О О О е 3. и й О. ь а с о о. ф с 3 =Р х 2 с ф О а :й1 ~'- Х ° -й ~ ф~- « ц р з о Бс Е "' о Ц За ф а3 "' с "' ю-и й о ар о .с 3 3 с ф О \3 о р бн м О3 х 3С о ф о о й О 3а о < Я а Ф м о О О 3О й Р О о, о Е с И а 3 3 9 б' ф о мо о а Г о с Л с $ й Ь с3 а с 3С о о О .8 о О и о о О о о и о с, и Р Й Р о о о 3Ч Р о а ~» ,3 5 с а Ц 2 с р Яро 3о \ с и ь о гч м м м м Ю Ю й о- ай~В хф 12.3. Универсальные процессоры ЦОС 817 Наиболее известными семействами процессоров ЦОС с плавающей запятой второго поколения являются ТМБ320С4х (Техаз 1пзГплпепга) и АРБР-2106х БНАЯ (Апа1о8 Рес(сез).
Семейство С4х имеет неюторые архитектурные особенности семейства СЗх, но разработано для многопроцессорной обработки. Семейство С40х имеет хорошие возможности ввода-вывода — шесть последовательных портов для передачи данных между процессорами и шесть 32-битовых каналов прямого доступа к памяти для быстрой передачи данных. Данная архитектура позволяет выполнять несколько операций параллельно в одном такте. Семейство С4х поддерживает арифметику с плавающей запятой и фиксированной запятой.
Родной формат данных с плавающей запятой в процессоре С40 отличается от стандарта 1ЕЕЕ 754/854, хотя преобразовать формат довольно легко. Процессоры ЦОС АРБР-2106х БНАЯ (Апа!ой Реисез) также являются 32-битовыми устройствами с плавающей запятой. Они имеют большую внутреннюю память и впечатляющие возможности ввода-вывода — 10 каналов прямого доступа к памяти, позволяющих обращаться к внутренней памяти без вмешательства процессора, и шесть портов связи для высокосюростной передачи данных между процессорами. Архитектура допускает совместное использование глобальной памяти, так что до шести процессоров БНАЯ могут обращаться к внутренним ОЗУ друг друга на скорости передачи данных, достигающей максимальной.
Семейство АРБР-2106х поддерживает арифметику с фиксированной запятой и плавающей запятой. Формат обычной точности согласуется со стандартом 1ЕЕЕ 754/854 (24-битовая мантисса и 8-битовая экспонента). Архитектура также позволяет выполнять за такт несюлько операций. В процессорах ЦОС третьего поколения еще больше была развита юнцепция параллелизма, увеличено число команд и число операций за такт, чтобы процессоры удовлетворяли требованиям многоканальных и вычислительно интенсивных приложений. Это стало возможным за счет применения новых архитектур, в частности, УЫ% (Чету Ьопй 1пз1пюйоп %огд — архитектура с командными словами сверхбольшой длины) и суперскалярной архитектуры.
Двумя лидирующими семействами процессоров ЦОС с плавающей запятой третьего поколения являются ТМБ320С67х (Техаз 1пз~пппепгз) и АРБР-ТБ001 (Апа(ой Рес(сез). Семейство ТМБ320С67х имеет ту же архитектуру ЧЫ%, что и улучшенные процессоры ЦОС с фиксированной запятой четвертого поколения ТМБ320С62х (детальиая информация представлена в разделе 12.3.1 и на рис. 12.23). Семейство Т(йегБНАКС поддерживает смешанные арифметические типы (арифметику с плавающей и фиксированной запятой) и типы данных (8ъ 16- и 32-битовые числа). Данная гибкость позволяет повышать эффективность за счет выбора типа арифметики и формата данных, наиболее подходящих для данного приложения.