Айфичер Э., Джервис Б. Цифровая обработка сигналов, практический подход (2-е изд., 2004) (1095888), страница 140
Текст из файла (страница 140)
Данный улучшенный процессор ЦОС имеет несюлько трактов обработки данных и два набора независимых операционных блоюв, в каждом из которых имеется умножитель, АЛУ, 64-битовая схема сдвига и блок регистров 1см. рис. 12.14). Т1йегБНАзхС вЂ” зто процессор с плавающей запятой, но он также поддерживает арифметику с различными типами данных 18-, 16- и 32-битовые числа). Длина юманды в процессоре Т1йегБНАКС не фиксирована В каждом такте из внутренней памяти извлекается до четырех 32-битовых юманд, которые передаются двум параллельным наборам операционных блоков.
Команды могут передаваться и параллельно двум блокам 1архитектура Б1МР— Бйпй1е 1пзпцсйоп, Мц1йр!е Ра1а — с одним 803 12.2. Компыютарныа архитахтуры обработки сигналов та и алга данных пя сит Командныс алова Рнс. 1Х14. Приипипы супераюдарной архитектуры и схема потока данных а пропессоре ЦОС ТгаегЗНАКС потоком команд и многими потоками данных) или каждому операционному блоку независимо. Каждый операционный блок (АЛУ, умножитель или схема сдвига) получает свой вход от блока регистров и возвращает результаты ему же. Блоки регистров соединены с тремя трактами передачи данных, так что они могут одновременно в одном такте считывать два входа и записывать выход в память.
Данная архитектура загрузки- хранения подходит для стандартных операций ЦОС, у которых часто бывает даа входных значения и одно выходное. Как обсуждалось ранее, поскольку процессор может работать с несюлькими размерами данных (8-, 1б-, 32- и б4-битовые числа), возможна организация параллельной обработки на следующих уровнях. Следовательно, в каждом такте процессор Т1йегБНАКС может выполнять до восьми операций сложения-вычитания и восемь операций умножения-накопления с 1б-битовыми входами вместо двух операций умножения- накопления с 32-битовыми входами. Возможность обработки смешанных типов данных и разбиения больших командных слов на отдельные юманды для операционных блоков позволяет процессору интенсивно использовать параллелизм на уровне юманд. Глава 12. Универсальные и специализированные процессоры КОС 804 Стоит также отметить, что в процессорах ЦОС, использующих такие улучшенные архитектуры, как Ч1.1% и суперскалярная обработка, для эффективного использования параллельных операционных блоков необходима некоторая форма статического планирования команд перед выполнением программы.
Кроме того, следует учитывать возможную зависимость по данным (например, результаты требуются до того, как они готовы) и зависимость по управлению (например, при использовании команд ветвления), что может представлять проблемы при параллельной обработке. = ' 12.3; УНИВЕРСаЛЬНЫЕ ПРОЦЕООтОРЬГЦОС.;,,.; ' ..:::.'".::;.:,,:::::::;;;;,;:.":,:;,'. ', Универсальные процессоры ЦОС вЂ” это, по сути, высокоскоростные микропроцессоры с гарвардской архитектурой и наборами команд, оптимизированных под операции ЦОС. В данных процессорах везде, где только возможно, выполнение трудоемких операций (таких как сдвиг/масштабирование, умножение и т.д.) облегчается за счет интенсивного использования гарвардской архитектуры, конвейерной обработки и специализированного аппаратного обеспечения. Универсальные процессоры ЦОС значительно развились за последнее десятилетие в результате непрекращающихся поисков лучших способов выполнения операций ЦОС с точки зрения вычислительной эффективности, легкости использования, стоимости, расхода энергии, размера и требований приложения [1, 7, 8].
Ненасытный спрос на улучшенную вычислительную эффективность привел к существенному снижению времени выполнения команд, увеличению тактовой частоты и, что более важно, усложнению аппаратных и программных архитектур. В нестоящее время обычным является наличие специализированных встроенных арифметических аппаратных устройств (например, для поддержки быстрых операций умножения-накопления), большой встроенной памяти со множественным доступом и специальных команд для эффективного выполнения операций ЦОС во внутреннем ядре.
Авторы также отмечают тенденцию к увеличению размера слова (например, для поддержания качества сигнала) и более интенсивному использованию параллелизма (для увеличения числа команд, выполняемых в одном такте, и числа операций, выполняемых при вызове одной команды). Таким образом, по мнению авторов, в новых универсальных процессорах ЦОС увеличивается число трактов обработки данных и используются арифметики, поддерживающие параллельные операции.
Вводятся процессоры ЦОС, основанные иа архитектурах Я1МР (Япя!е 1пзцисг(оп, Ми!йр1е Ра1а — архитектура с одним потоком команд и многими потоками данных), ЧЫ1% (Чету (.опя 1пв1гпсйоп %огд — архитектура с командными словами сверхболыпой длины) и суперскалярной архитектуре для поддержки эффективной параллельной обработки. В некоторых процессорах ЦОС, чтобы дополнительно повысить производительность, используют специализированные встроенные сопроцессоры для ускорения таких специфических алгоритмов ЦОС, как КИХ-фильтрация и декодирование Витерби.
Вообще, на развитие процессоров ЦОС значительное влияние оказало взрывоподобное развитие технологий в сфере связи и цифровых аудиосистемах, а также рост числа приложений, в которых используются встроенные процессоры ЦОС. 12.3. Универсальные процессоры ЦОС 806 Рис, 12.1К Упропгениап аркнтекгура пропессора ЦОС с фнксированнов запптоа первого покопсннп (Текаа 1пагпггпепи ТМ5320С10) В следующих двух разделах кратко описаны архитектурные особенности нескольких поколений процессоров ЦОС с фиксированной и плавающей запятой.
',, 12;$."1,. Процессоры ЦОС с фиксированной запятой Доступные иа сегодня процессоры ЦОС с фиксированной запятой отличаются друг от друга деталями архитектуры и встроенными ресурсами. Резюме по ключевым особенностям четырех поколений процессоров ЦОС с фиксированной запятой, созданных основными производителями полупроводниковых технологий, представлено в табл. 12.1. Условная классификация процессоров ЦОС на четыре поколения основана на исторических причинах, архитектурных особенностях и вычислительной эффективности. р о о Л ф Л Ю ® ь н л н н4 с р о с е— р.р И * о и *" р о йЯ н м о о сои с о С ,$ о |о о н Ф 2 Й ж 86 ЦЙ В О с Ы~ а Л р ~- х 6 3 '» ,а Р чч ю о С3 Ч о 'М ~ с Б Ц 3 р с о о3Р О о.с .с о р Ы~ с Ю ~е х Я в Я и~ а 3 Е л 0 О И ~ Л Л с Е и Ь с эс у и й .Е о о о =т о о о и Е о ~В А з.$ Я хи о ~ 5 с ф $Е.=й Я о сЯ~Б со*с 6~ ИВ О р о $ ° Есд н н н н Б оо 6 ом Е ~3ы~ - ~- м Я р с 12.3.
Универсальные процессоры ЦОС ВОР Рис. 12.16. Упропаенная аркитексура пропессора ЦОС с фиксиропаиной аапатой асоросо пояснения !Текаа!паспипеп!а ТМБЗ20С50) Стандартная архитектура семейства процессоров ЦОС с фиксированной запятой первого поколения ТМЯ320С!х, впервые использованная в 1982 году Техаз 1пз~гшпепы, изображена на рис. 12.15. Ключевые особенности ТМБ320С!х — выделенные арифметические устройства, которые включают умножнтель и накопитель. Процессоры семейства имеют модифицированную гарвардскую архитектуру с двумя отдельными областями памяти для данных и программы.
Кроме того, процессоры имеют встроенную память и несколько специальных команд для выполнения основных алгоритмов ЦОС. Процессоры ЦОС с фиксированной запятой ел!срого поколения имеют значительно улучшенные архитектуры по сравнению с процессорами первого поколения. В большинстве случаев в число этих особенностей входили большая встроенная память и много специальных команд для поддержки эффективного выполнения алгоритмов ЦОС. В результате вычислительная производительность процессоров ЦОС второго поколения в 4 — 6 раз превышает производительность процессоров первого поколения. Типичными представителями процессоров ЦОС второго поколения являются семейства ТМБ320С5х (Техаз 1пз1гшпеп!5), 135Р5600х 1М01ого!а), АОБР21хх (Апа!ой Оечьсез) и ОБР16хх (1псеп! Тес!эпо1оя!ез).
Процессоры ЦОС первого и второго поколений производства Техаз 1пзпцшеп!з имеют много общего архитектурно, но процессоры второго поколения имеют больше особенностей и более высокую скорость 1см. табл. 12.1). Внутренняя архитектура процессоров семейства ТМ5320С5х показана на рис. 12.16 1в упрощенном виде, чтобы акцентировать внимание на двойной области памяти, характерной для гарвардской архитектуры). В число специальных команд для выполнения Воа Глава 12.
Универсальные и специализированные процессоры ЦОС Внутренние тракае переаачн ааннык Рис. 12.1Х Упроизениая архитектура проиессора ЦОО с фиксированной запятой нкоронк пакояения (Мозото1а ОЗР50002) операций ЦОС входит команда умножения и накопления со смещением данных, юторую, например, можно обьединить с командой повтора и реализовать КИХ-фильтр со значительной зкономией времени. Возможность адресации с инвертированием битов полезна при БПФ. Кроме того, в отличие от процессоров первого поколения процессоры, семейства С5х имеют большую встроенную память. Процессор РБР5600х (М01ого!а) является высокоточным цифровым процессором сигналов с фиксированной запятой. Его архитектура изображена на рис. 12.17.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
