Айфичер Э., Джервис Б. Цифровая обработка сигналов, практический подход (2-е изд., 2004) (1095888), страница 141
Текст из файла (страница 141)
Он имеет две независимые области памяти для хранения данных (области Х и У) и одну область для хранения программ. Наличие двух отдельных областей для хранения данных позволяет естественно разбить данные для операций ЦОС и облегчает выполнение алгоритмов ЦОС. Например, в графических приложениях данные могут записываться как данные, относящиеся к координате Х, и данные, относящиеся к юординате У, при КИХ-фильтрации — как коэффициенты и данные, в БПФ вЂ” как действительная и мнимая части числа.
В ходе выполнения программы за один такт можно одновременно извлечь пару выборок из внутренней памяти или занести пару выборок во внутреннюю память. Внешне две области данных уплотняются в единую шиву данных, что несколько сни- 12.3. Универсальные процессоры ЦОС тракт пспсаачи нз памяти программа !24биг1 тракт псрсвачи из памзпи ваинмк (16 бит] Рнс. 12.18. Упрогпенная аркитскгура пропессора ЦОС с фиксированной запятой второго поковения 1Апа1оя Венсен АПЗР2100) жает преимущества двойной внутренней памяти. Кроме того, процессоры семейства имеют следующие арифметические устройства: два 56-битовых накопителя и одно- тактовый аппаратный умножитель-наюпитель с фиксированной запятой.
Умножительнакопитель принимает 24-битовые входы и выдает 56-битовое произведение. Размер 24 бит обеспечивает достаточную точность для представления большинства переменных ЦОС, тогда как 56-битовый накопитель (включая 8 защитных бит) предотвращает арифметическое переполнение. Указанных длин слов достаточно для для большинства приложений, включая цифровое аудио с его весьма строгими требованиями. Процессоры ТМ85600х предлагают также специальные команды, позволяющие организовывать циклы с нулевыми служебными издержками, кроме того, существует возможность адресации с инвертированием битов, чтобы скремблировать входные данные перед быстрым преобразованием Фурье или восстанавливать правильный порядок данных после БПФ.
Другим семейством процессоров ЦОС с фиксированной запятой второго поюления является АОБР21хх (Апа!08 Пеуссез), имеющий две раздельные области памяти— в одной хранятся только данные, а в другой — данные и программный юд. Упрощенная блок-схема внутренней архитектуры процессоров А118Р21хх изображена на рис. 12.18. Основными компонентами являются АЛУ, умножитель-накопнтель и схемы сдвига.
Умножитель-накопнтель за один такт принимает вход 16 х 16 бнт и выдает 32-битовое произведение. Накопитель процессора АПБР21хх имеет 8 защитных бит, которые могут использоваться для расчетов с повышенной точностью. При создании процессора АПБР21хх разработчики отошли от стандартной гарвардсюй архитектуры, поскольку процессор позволяет хранить в программной памяти данные и команды программы. Чтобы указать, когда из программной памяти извлекаются данные, а не Втй Глава 12.
Универсальные и специализированные процессоры ЦОС 1б.бишаая шина 1б-бисеааа шина Рис. 12.19. Упрощенная архитектура пропессора ЦОС с фиясироаанной запя- той ВЗР1бхх (1.поена тесйпа1ойеа) команды программы, используется сигнальная шина. Хранение данных в программной памяти препятствует равномерному потоку данных через центральный процессор, поскольку извлечение данных и команд не может происходить одновременно.
Чтобы избежать в этой связи значительного снижения производительности, в семействе АПБР21хх используется встроенный кэш программной памяти, который содержит 16 последних выполненных команд. Это устраняет потребность в извлечении из программной памяти повторяющихся команд (данная особенность весьма существенна при выполнении циклов программы).
Процессоры АЭБР21хх предлагают также специальные команды для организации циклов с нулевыми служебными издержками и поддерживают возможносп адресации с инвертированием разрядов битов (требуется при БПФ). Процессоры семейства имеют большую встроенную памать (для более интенсивной передачи данных предоставляется до 64 Кбайт внутреннего ОЗУ). Стоит также отметить, что данные процессоры поддерживают прямой доступ к памяти, и внешние устройства могут обмениваться данными и командами с ОЗУ процессора ЦОС без участия самого процессора. Семейство процессоров ЦОС с фиксированной запятой РБР16хх (1лсеп1 Тес)тпо!оясеб) (см. рис.
12.19) нацелено на рынок телекоммуникаций и модемов. С точки зрения вычислительной производительности зто один из самых мощных процессоров второго В11 12.3. Универсальные процессоры ЦОС Шина аанньи нротраммы Несколько мин данных Шиналанныхс Шина ланнык О Рнс. 12.20. Упроизенная архитектура пропессора ЦОС с фиксироааниой запятой третьею поюлеиия (Телы 1плпнпепи ТМЗЗ20С54х) поколения. Процессор имеет гарвардскую архитектуру и подобно другим процессорам второго поколения имеет два тракта передачи данных, тракты Х и У. В набор его арифметических устройств входят специализированный умножнтель 16 х 16 бит, 36-битовое АЛУ/схема сдвига )включает четыре защитных бит) и двойные накопители, Предлагаются специальные команды, например для организации циклов команд и выполнения блоков команд с нулевыми служебными издержками.
Процессоры ЦОС с фиксированной занятой трелльего поколения являются, по сути, улучшением процессоров предыдущего понзления. В общем случае повышение производительности достигается за счет более интенсивного и/или эффективного использования доступных встроенных ресурсов. По сравнению с процессорами ЦОС второго поколения, процессоры третьего поколения отличаются большим числом трактов передачи данных (обычно три по сравнению со старыми двумя), более широкими трактами передачи данных, большими встроенной памятью и хашем команд и в некоторых случаях двойными умножнтелями-накопнтелями.
В результате производительность процессоров ЦОС третьего поколения обычно в 2-3 раза превышает производительность процес- В12 Глава 12. Универсальные и специализированные процессоры ЦОС Шина ааннмх проераммм Шина ааннмх Х Ш яана У Рне. 12.21. Упрощенная архитектура пропеееора ЦОС е фняенрояаннай запятой третьего поаопення (Моаото)а )УЗР50300) соров второго поколения того же семейства (согласно 11, 7)). Упрощенные архитектуры процессоров ЦОС третьего поколения ТМБ320С54х, ОБР563х и ОБР16000 изображены на рис. 12.20, 12.21 и 12.22 соответственно.
Большинство процессоров ЦОС с фиксированной запятой третьего поколения нацелены на применение в цифровой связи и цифровом аудио (вообще, развитие этих приложений оказало огромное влияние на развитие процессоров ЦОС). Таким образом, авторы обнаружили в некоторых процессорах особенности, облегчающие использование процессоров в указанных сферах.
Процессор ТМБ320С54х, например, включает специальные команды для адаптивной фильтрации (которая часто используется для эхоподавления и адаптивного выравнивания в сфере телекоммуникаций) и для поддержки декодирования Витерби. В процессорах третьего поколения производители полупроводниковых технологий также серьезно отнеслись к вопросу потребляемой мощности (вследствие его важности в таких портативных устройствах, как мобильные телефоны). Большинство процессоров ЦОС третьего поколения имеют низкий расход энергии и средство управления режимом электропитания. 813 12.3. Универсальные процессоры ЦСС Рис. !222. Упрогпенная архитектура процессора ЦОС с фиксированной яапятоа третьего поколения !Ьпсепь тесппо!ожет ПЗР! 6000! Процессоры ЦОС с фиксированной запятой четвертого поколения с их новыми архитектурами нацелены в первую очередь на большие и/или развивающиеся многоканальные приложения, такие как построение медицинских изображений, цифровые абонентские линии, модемы удаленного доступа, беспроводные базовые станции и мобильные системы третьего поколения.
Новой архитектурой с фиксированной запятой, которая привлекла значительную долю внимания в обществе ЦОС, стала архигпекаура с командными словами сверхболыиой г)угилы (тгЫ%) (подробности представлены в разделе 12.2). В архитектуре новых процессоров интенсивно используется параллелизм, при этом сохранены некоторые преимущества предыдущих процессоров ЦОС.
По сравнению с предыдущими поколениями, четвертое поколение процессоров с фиксированной запятой отличается более длинными командными словами, более широкими трактами передачи данных, большим числом регистров, большим кзшем команд и наличием нескольких арифметических устройств, что позволяет выполнять значительно больше команд и операций за такт. Семейство процессоров ЦОС с фиксированной запятой ТМБ320С62х (Техая 1пз!шшеп!0) основано на архитектуре ЧЫ% (рис. 12.23).
Процессор ядра имеет два независимых арифметических тракта, в каждом из которых четыре операционных блока— логическое устройство (Ь1), схема сдвигаглогическое устройство (01), умножитель (М!) и устройство адреса данных (Р1). Обычно процессор ядра извлекает нз памяти восемь 614 Глава 12. Универсальные и специализированные процессоры ЦОС Встрссииыс юпоминсюшис Зстроастаа 25б-битовая шина асиных про~рамии 52-битсшя шина ланных А 52.битоаас шина саиных В Рис. 12.23. Уярощенная архитектура пропессора ЦОО с фиксироыиной запятой четвертото поколения (Техас !пязтопшпм ТМЗ32ОСб2х).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
