Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника (2000) (1095415), страница 105
Текст из файла (страница 105)
Шифраторы и дешифраторы. Ши4йраторолс, кли кодером наэы вается комбинационное логическое устройство для преобразования чисел нз десятичной системы счисления и двоичную. Входам шифратора последовательно прнсваиваются значекия десятичных чисел, поэтому подача активного логического сигнала на один ич входов воспринимается шифратором как подача соответствующего десятичного чясла. Этот сигнал преобразуется на выходе шифра тора в двоичный код. Согласно сказанному, если шифратор имеет 344 Таблица 15.5 е а и п выходов, число его входов должно быть ие более чем 2". Шифратор, имеющий 2" входов и а выходов, называется полним. Если число входов шифратора меньше 2", он называется неполпыи.
Рассмотрим работу шифратора иа примере преобразователя десятичных чисел от О до 9 в двончио-десятичный код. Таблица истинности, соответствующая этому случаю, имеет вид (табл.!6.6) Так как число входов данного устройства меньше 2" ° 16, имеем неполный шифратор. Используя таблицу для Юь. Яи © н Яь можно записать следу1ошне выражения Яь=ль+ тм ()э= Хь+Хь+Хь+Хо с)1 — хи+ хз+ ль+ л~, (16.6) (,1ь = л, + «ь + хь + л, + ль. Полученная система ФАЛ характеризует работу шифратора. Логическая схема устройства, соответствующая системе (16.6), приведена на рис.
!6.9. Нетрудно заметить, что в шифраторе рассматриваемого типа сигнал, подаваемый иа вход хь, не используется, Поэтому отсутствие сигнала на любом нз входов хь,...,х~ трактуется схемой как наличие на входе нулевого сигнала. Основное применение шифратора в цифровых системах †э введение первичной информации с клавиатуры, Прн нажатии любой клавиши на соответствующий вход шифратора подается сигнал лог. 1, который и преобразуется на выходе в двончно-десятичный код.
Вариант устройства ввода информации показан на рнс. ! 6.10. Дешифратором, нли декодером называется комбинационное логическое устройство для преобразования чисел из двоичной системы счислении в десятичную. Согласно определению дешифра- 545 ха Ф о х ~ ха ха хе ха ха ну хо Рг Ру Рис. 1Вд. Логнчеснав схема швера- тора десвтнчнмх чисел Рвс 1бдо. Устройство ввода ннаорманнн с влавнатурм н так далее, где Я,— значение логической переменной на 1-и входе устройства. В общем виде эта система имеет внд х, ((;)Дт(~Де)„ (16.8) 'тор относится к классу преобразователей кодов. Здесь также понимается, что каждому входному двончному числу ставится в сс ответствие снгнал, формнруемый на определенном выходе устрой ства.
Таким образом, дешифратор выполняет операцию, обратну~ шифратору. Если число адресных входов дешифратора а связан с числом его выходов т соотношением п$2", то дешифратор называют лолноьн. В противном случае, т, е. если на<2", дешнфратор называют неполным. Поведение дешифратора описывается таблицей нстннностн, аналогичной таблкце нстннностн шифратора (табл, 16.6), только в ней входные н выходные сигналы меняются местами, В соответствнн с данной таблнцей, так как выходной сигнал равен ! только на одном едннственном наборе входных переменных, т. е. для одной констнтуенты единицы, алгоритм работы дешнфратора опнсывается системой уравнений внда хе = ~Мт(Ыо.
л1 (еа~М1(со ( 16.У) Ка — — ()ваМо, ал мс а1 Рвс $6 П. Реализация лсиультиплаасора (л) и иульспплсасопа (о) с использо. впииан аами$ратора где х,— снгнал на 1-м выходе дешнфратора; ЯаЯз(1Дс)~ — констнтуента еднннцы, соответствующая двоичному коду 1-й десятичной цнфры. Нетрудно заметить, что ФАЛ дешнфратора (16.7) отличается от ФАЛ мультиплексора (16.5) только наличием в последней дополнительного множителя, соответствующего значению сигнала на ннформацнонном входе 17. Поэтому прн В 1 демультнплексор функцпоннрует как дешифратор. Обратное преобразованне дешнфратора в демультнплекгор требует введения вспомогательных ЛЭ 2И, выполняющнх операцию логического умножения между общим снгналом ннформацнонного входа 0 н соответствующим логнческнм нронзведением адресных сигналов (ЩЩДс).
Схема построенного таким образом демультнплексора приведен» на рнс. 16.11, а, Используя дешифратор„можно постронть н схему мультиплексора, Для этого схему рнс. 16.11, а необходимо дополнить выходным ЛЭ 4ИЛИ (рнс. 16.11,б). Прн разработке ИС нашло применение несколько логнческнх структур дешнфратора. Их основное отличие состоит в быстродействнн н числе нспользуемых элементарных ЛЭ. Наиболее быстродействующим н в то же время самым сложным является дешифратор, непосредственно реалнзующнй систему ФАЛ (16,7). Такой дешифратор называется одноступенчатым нлн параллельным. Его структурная схема аналогнчна схеме демультиплексора (см.
рнс. 16.6) прн условнн 0 1. Полагая, что для реалнзацнн обработки одного входного логического сигнала требуется некоторая условная единица аппа- 647 Ркс. !6.!2. Условное графическое изображекие дешифрзтора Рис. !643. Схема пирамкдальиога дешкфратора ратных средств', число единиц этих аппаратных средств для лразрядного дешнфратора определяется выражением Ж! = а2".
На рис, 16.12 приведено условное графическое нзображенне дешнфратора. Оно соответствует ИС двончно-десятнчного дешнфратора типа 566 ИД1. Если прн проектировании основным требованием является простота схемного решения, находят применение другие структуры дешнфраторов. Однако упрощение структуры достигается за счет падения быстродействвя. В качестве примера рассмотрим дешифрзторы пнрзмндзльиой структуры и многоступенчатые дешпфраторм. Идеи построеяия пирамкдальиого дсшифратора осиоаака ва том. что для получеикя дешифратора (л+1]-разрядиого коле иеобходимо дважды повторять все комбииапки и-разрядиого кода соотаетствеяво со зкачекиями (л+ Ц-го разряда 6 к 1, Схемотехкическая реалязация этого приикипа иа примере преобразования 3-разрядкого входного кода показана иа рпс.
16.13, где штриховой линией выделена схема параллельиого 2.разрядиого дешифратора. По числу кеобходимых злементариых ЛЭ дакиый дешифратор проше одиостувекчатого. Число условиых аппаратных едивиц, иеобходкмых для реализации етого принципа, для л.разрядиого дешифратора равно йгз=2 2'+(и — 112'-'. Очеакдио, что при больших разрядиосгях входного кода описаииый приицвп можио использовать несколько раз. к...~ ° ---..~ ° -- ° и. ° .~*. гг~ ври рассмотревии схемотехиики базовых ЛЭ. 666 лв 4~ лг лг Рис. 16.1$.
Схема полного двоичиого дешифраторз иа базе двух двоичио-десятичкых дешифр второе Рис. 16.Ы. Схема миогоступсичаго~о дешифратара Если иеобходимо еще больше упростить схему дешифратора. используют многоступенчатые структуры. Идея их построения схолиа с идеей построеияя пирамядальиых лешифрзто1гов. Однако повтореиие комбииаккй л-разрядиого кода перемеииых производится ие длк одного разряда, а для другого и-разрядиого кода. Реализация даипого ирвккиоа иа примере деи|кфратора 4-разрядкого кода поквзаиа ие рис. 16.14.
При данном способе для построеиия дешифратора кеобходимо Фв 2 2".! 21л!2)2шт условных едиииц апиаратиых средств. Преимущества двух последних структур проявляются в большей степеии прк увеличеиии разрядности вхгшиого кода. Широкое примеиеиие две последиие структуры находят при построгиии микросхем памяти. Так, прв построекии дешифратора 20-разрядиого втодиого кода (используется при пастроеиии ИС памяти обьемом ! Мбайт) взраллсльиый дешифратор потребует 2.097.!Ог условным апяаратиых единиц. Прк оакакратком использоваиии пркиципа построения пирамкдальиого лешифретора потребуется 1,20.10', а при одиократхом использоваики принципа миогоступеичатого дешифратора 2,1!6 1О' таких ме условных аппаратных едиивк. Микросхемы дешнфраторов часто снабжаются входом разрешения работы Е (входом стробирования).
Наличие этого входа позволяет на основе готовых ИС прн необходимости увеличения разрндности входного кода строить структуры дешифраторного дерева. Очевидно, что данная схема повторяет структуру демультнплексорного дерева (см. рнс. 16.7), На практике часто приходится иметь дело с неполнымн дешифраторами, преобразуюшимн двоичный код в двончно-десятичный. 549 Используя структуру, приведенную на рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
