Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника (2000) (1095415), страница 106
Текст из файла (страница 106)
!6.!5, иа основе двоично.десятичных дешифраторов можно построить полный дешифратор 4-разрядного двоичного кода. Следует еше раз подчеркнуть, что упрощение дешифратора всегда сопровождается падением его быстродействия. Цифровые комиараторы. Цифровым колаирагороат называется комбинационное логическое устройство, предназначенное для сравнения чисел, представленных в виде двоичных кодов. Число входов компаратора определяется разрядностью сравниваемых кодов. На выходе компаратора обычно формируется трк сигнала: г= — равенство кодов, тс> — если числовой эквивалент первого кода больше второго, Р< — если числовой эквивалент первого кода меньше второго. Работу компаратора при сравнении двух одноразрядных колов поясняет таблица истинности (табл.
16.6). Анализ таблицы истинности показывает, что прн любой комбинации входных сигналов на выходе компаратора может быть сформирован только одни активный (единичный) логический сигнал. Поэтому, при любой разрядности входных кодов достаточно. используя входные сигналы, сформировать только любые два нз выходных сигналов. Третий сигнал всегда может быть получен по двум известным. Система ФАЛ, соответствуюшая приведенной таблице истинности, имеет вид 1 р =.т,х + х,х = х 9хе =- Е Р г - = х хе = Р' т'-., (!6,9) т =- «тде =- та та табаоаа 1бб табааца асткамоста аемваратара одаераэрядвмк кедов ~ Данная оаерааяе наэмваетея Иск,тючаюа1ее ИЛИ вЂ” НЕ. Подробнее см.
Э 1але1. МО Анализируя приведенные выражения с точки зрения уменышения аппаратных затрат на реализацию, отметим, что, используя входные переменные, удобнее было бы получить значения Г~ н 1п<, а à — реализовать как их функцию. Однако ввиду того, что выражение для определения Р= имеет в цифровой технике большое самостоятельное значение, на ием следует остановиться более подробно. Оно носит название операции Исключающее ИЛИ вЂ” НЕ илн инверсия от суммы по модулю два.
Пример реализации этой операции с использованием элене!лов И, ИЛИ и НЕ, а также ее условное графическое обозначение приведены на рис. 16.16. На рис. 16.17 дана структурная логнчсская схема, соответствующая таблице истинности цифрового компаратора. На практике часто приходится сталкиваться с задачей сравнения многоразрядных двоичных кодов. Записав таблицу истинности, можно синтезировать логическую схему соответствующего устройства. Однако при увеличении числа входных переменных сделать это ввиду громоздкости получаемой таблицы весьма непросто.
В данной ситуации удобно воспользоваться методами так называемого блочного конструн1мнщнии, или декомпозиции задачи. Суть такого подхода состоит и разбиении сложной задачи на ряд более простых, решение которых может быть выполнено доступнымн средствами. Далее. с использованием полученных результатов, производится ре!пгниг исходной задачи.
Пронллюстрнруем данный подход на примере построения цифрового компаратора многоразрядных двоичных кодов. За основу примем схему компаратора одноразрядных двоичных слов. Очевидно, что результат сравнения 2-разрядных двоичных слов можно записать через результаты сравнения одноразрядных слов. Соответствующая система ФАЛ н этом случае будет иметь вид Е == Р', .
+ ГгпРЕ-" ~е= р +1' с,.> "-'~:: ~~а я 7 Рис !6 !6. лаемпая реаяиаапяя операяяи Иеяаеяаюшее ИЛИ вЂ” НЕ Рпс, !6.!т Легияееяая схема лпмпаратора И! Аналогично для 3-разрядных кодов получим Ръ Г +ге =)о -'гггт Р, Реь, Р< - Р=+Р>. писать В оби(ем случае для л-разрядиых двоичных кодов можно за- Р~ Р~-~~Р»-т=" Рф-. Рь=Р; >+Р» =Г» ть+...+Г» -Р„т ...Гг Г,ь,(16.10) ~'с = Р'~+~"т.
Таким образом, с использованием цифровых компара п(и и ннченцую разрядность входных слов, иа основании системы ФАрг (16.10) всегда можно построить устройство еб мой разрядности. Логпческке элементы, реаляаушщпе спешные фупкцнж П н аа б сложных логнческнх ст й увкцнж рн рааработке кнх устро ств часто приходится сталкнваться с последова. тельным выполненнен однотипных »гераней типа И вЂ ИЛИ вЂ н чяслом пе манных. Дл — — над раалнчнмм ременных.
Лля упрощение технической реалньацен н уменьшения чнсла внешних соедпненнй, что ведет к я»выменяв надежностн устройства, в сернйно выпускаемых сернах ИС содержатся элементм, еыполняршщпе подоб. цые последовательности логнческнх окерацнй. В качестве примера на рнс. »йдрй прнведены структурная схема н условное графическое обоэначенне ИС тпнв бббЛР2. Эта схема выполняет ояерацнв 2 — 2 — 3 — Ф вЂ” И вЂ” ФИЛИ вЂ” НЕ. х» хг ха хг хг хр хх ха к, ха хт лм хр хг к» Рпс. 16ЛЭ. Лопрческая схема 2-2-3-Ф вЂ” И-ФИЛИ вЂ” НЕ (а) н ее условное грв.
фцчеекое обо»печенке (б» $52 Контрольные вопросы !. Что такое функционально полная система и базис ЛЭ? 2. В чем особенность синтеза логических устройств на базе ЛЭ с числом входов, большим требуемого; меньшим требуемого? 3. Каковы назначение и структурная схема мультиплексора; демультнплексора? 4. Приведите определения н схемы мультиилексорного и демультиплексорного деревьев. 5. Каковы назначение н условное графическое изображение преобразователя кодов? 6. Каковы назначение и л~ннческая схема шифратора? 7.
Приведите структурную схему устройства ввода информации н клавиатуры. 8. Каковы назначение н структурные схемы односту~енчатого, пирамидальном и многоступенчатого дешифраторов? 9. Приведите схему двончио-десятичного дешифратора. !О. Каковы назначение и логическая схема цифрового компаратора? ! !. Составьте схему Л ч, реализующего сложную функцию четырнадцати переменных впха 2 — 3 — 4 — 5 — И вЂ” 4ИЛИ вЂ” НЕ.
ГЛАВА !7. ПОСЛЕДОВАТЕЛЬНЫЕ ЛОГИЧЕСКИЕ УСТРОЙСТВА $тл. нАзнАчение н клдсснФМКАцня ТРнггеРных РстРОнстВ Особенностью последоватсльностных логических устройств является зависимость выходного сигнала не только от действующих в настоящий момент на входе логических переменных, но и от тех значений переменных, которые действовали иа входе в предыдущие моменты времени. Очевидно, что для выполнения этого уеловия значения переменных должны быть запомнены логическим устройством. Функцию запоминания значений логических переменных в цифровых схемах выполняют так называемые триггернае элементы, или триггеры.
Таким образом, трнггерный элемент,. выполняя функции памяти, является неотъемлемой частью любого последовательностного устройства, Рассмотрим основные принципы построения и функционирования наиболее распространенных трнггерных элементов. Триггером называется устройство, способное формировать дза устойчивых значения выходного сигнала и скачкообразно изменять этн значения под действием внешнего управляющего сиг- ббв и) Рнс, 17.1. Прпппнпнаньная схема (а) н псрсхаточнаа карантарнстнка 16) гнстареансного компаратора нала. Именно способность формировать на выходе два устойчивы: значения сигнала, которые могут поддерживаться без изменениг сколь угодно длительный промежуток времени. и позволяет при менять триггер в качестве элемента памяти. В общем случае триггер содержит собственно элемент памяти и некоторую входную комбинационную схему, преобразующую входные сигналы триггера в сигналы, требуемые для управления элементом памяти.
Простейший триггер состоит только из элемента памяти, который может быть реализован на основе усилителя, охваченного глубокой положительной обратной связь (ПОС). В частности, роль триггера может выполнять операцно ный усилитель с цепью ПОС. На рис. !7.1 приведены прннцнпнал ная схема н передаточная характеристика гнстерезнсного комп ратора.
Очевидно, что если на его входе действует напряжение (7ь к )са1'(Р~+кгга) <(гак<+(г' ° )са/()ьгг+)са), выходной сигнал компаратора неизменен и определяется только предыдущим значением входного сигнала, удовлетворяющего неравенству У,„> ! У,„,„))ьгэИг+ )са). В качестве базовых узлов, на основе которых может быть построе1 триггер, могут использоваться н элементы И вЂ” НЕ или ИЛИ вЂ” НЕ передаточная характеристика которых подобна характеристике ин вертирукнцего усилителя, Так как для построения триггера исход ный усилитель должен быть охвачен цепью ПОС, необходим~ взять два элемента.
В этом случае простейший триггер. включаю щнй только непосредственно элемент памяти, имеет внд, цоказаи ный на рнс, 17.2. Такой элемент содержит два информационны. входа, на которые подаются входные переменные хг н хо, и два вы хода, с которых снимаются сигналы уг н ус, причем, если рг =О. уо О, то уг= 1. (17,! Выражения (17.1) являются постулатом триггера. бза Ф к, Ф 4 Рнс. 17.2. Схемы простивших триггевои иа илемиитик 2И вЂ” НЕ (е) и 2ИЛИ— ЙЕ (б) При описании триггера таки с пользуются понятием активного логического уровня. Для изменения выходного сигнала триггера, или, как принято говорить, для изменения его состояния, на вход схемы рнс. 17.2,а, выполненной на элементах И вЂ” НЕ, следует подать сигнал х О, Для переюночеиия триггера (рис. 17.2,6), выполненного на элементах НЛН вЂ” НЕ, требуется сигнал х 1.
Для обоих триггеров (рис. 17.2), если хо О. а х,=1, то уо 1 и У~=О. Однако в триггере на рнс. 17,2,а ахтнвным определяющим сигналом будет хо О, а в триггере на рис. 17.2,6 — х~ 1. При описании работы триггера приняты следующие соглашения: если Я 1, а Я О, то ~риггер находится в состоянии установки, нли просто установлен, если (3=0, а (7=1, |о зрнггер находится в сброшенном состоянии, нли просто сброисен Существующие типы трнмеров могут быть классифицированы по различным признакам. Наиболее часто триггеры классифицируют по типу используемых информационных входов. Различают следующие типы основных информационных входов триггера: Я вЂ” раздельный вход сброса триггера (Я О)„ 5 — раздельный вход установки триггера (9=1); 7( — вход сброса универсального триггера (4~ О); У вЂ” вход установки универсального триггера ((,)-!); Т вЂ” счетный вход триггера; 0 — информационный вход переключения триггер» в состоя- ние, соответствующее логическому уровню на этом входе; С вЂ” управляющий нлн сннхронизирующнй вход.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
