ЦУиМП Лек2 5курс (1086960), страница 2

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 2)

Таким образом, в машинном цикле выполняются следующие действия:

• выдача адреса;

• выдача информации о начатом МЦ (PSW);

• анализ значения входных сигналов;

• при необходимости - ожидание сигнала READY = 1;

• прием/выдача данных;

• при необходимости - внутренняя обработка/пересылка данных.
  При реализации одного МЦ процессор может:

1. принять из памяти байт команды;

2. принять из памяти байт данных;

3. принять из УВв байт данных;

4. принять из стека байт данных;

5. принять вектор прерывания;

6. выдать в память байт данных;

7. выдать в стек байт данных;

8. выдать на УВыв байт данных.

страница 64

Микропроцессорные системы

Лекции 2001 г.

Относительно выходных сигналов МП все перечисленные выше разновидности МЦ отличаются только направлением передачи данных: в МП - циклы 1..5 (ПРИЕМ), из МП -циклы 6..8 (ВЫДАЧА).

Рис.9.3. Временная диаграмма МЦ "ВЫДАЧА"

Дефицит внешних выводов МП не позволяет выводить во внешний интерфейс достаточный для эффективного функционирования объем управляющей информации. Для выдачи более полной информации о состоянии МП в текущем МЦ используется мультиплексирование шины данных. В начале каждого МЦ на линии шины данных D[7:0] выдается байт дополнительной управляющей информации (т.н. PSW), разряды которого имеют следующее назначение:

DO - подтверждение прерывания;

D1 - запись (в ЗУ) или вывод (на У Выв);

D2 - обращение в стек;

D3 - подтверждение останова;

D4 - вывод (на УВыв);

D5 - Ml (считывание из памяти первого байта команды);

D6 - ввод (из УВв);

D7 - чтение (из ЗУ).

Наличие на D[7:0] управляющей информации отмечается специальным выходным сигналом SYNC.

Байт управляющей информации присутствует на шине данных (ТТТД) один такт, а использоваться может в течение всего МЦ. Поэтому в МПС, использующих информацию PSW, предусматривается специальный, внешний по отношению к МП, регистр-защелка для фиксации PSW.

16-разрядный микропроцессор i8086

страница 65

Микропроцессорные системы Лекции 2001 г.

Первый 16-разрядный процессор i8086 фирма Intel выпустила в 1978 году. Частота - 5 Мгц, производительность - 0,33 MIPS для инструкций с 16-битными операндами (позже появились процессоры 8 и 10 МГц). Технология 3 мкм, 29 000 транзисторов. Адресуемая память 1 Мбайт. Через год появился i8088 - тот же процессор, но с 8-разрядной шиной данных. С него началась история IBM PC, неразрывно связанная со всем дальнейшим развитием процессоров Intel, Массовое распространение и открытость архитектуры IBM PC привели к лавинообразным темпам появления нового программного обеспечения, разрабатываемого крупными, средними и мелкими фирмами, а также энтузиастами-одиночками. Технический прогресс тогда и сейчас был бы немыслим без развития процессоров, но, с учетом огромного объема уже существующего программного обеспечения для PC, уже тогда возник принцип обратной программной совместимости - старые программы должны работать на новых процессорах. Таким образом, все нововведения в архитектуре последующих процессоров должны были пристраиваться к

существующему ядру.

16-разрядный МП i8086 явился дальнейшим развитием линии однокристальных МП, начатой i8080. Наряду с увеличением разрядности в i8086 реализован ряд новых архитектурных решений:

1. расширена система команд (по набору операций и способам адресации);

1. архитектура МП ориентирована на мультипроцессорную работу. Разработана
   группа вспомогательных БИС (контроллеров и специализированных процессоров) для
   организации мультимикропроцессорных систем различной конфигурации;

2. начато движение в сторону совмещения во времени выполнения различных
   операций. МП включает два параллельно работающих устройства

3. обработки данных и связи с магистралью, что позволяет совместить во времени
   процессы обработки информации и передачи ее по магистрали;

4. введена новая (по сравнению с i8080) организация памяти, которая далее
   использовалась во всех старших моделях семейства INTEL - сегментация памяти.

Для сохранения преемственности модели с i8080 в i8086 предусмотрено два режима работы - "минимальный" и "максимальный", причем в минимальном режиме i8086 работает просто как достаточно быстрый 16-разрядный i8080 с расширенной системой команд (архитектура МПС на базе i8086-min напоминает архитектуру на базе i8080).

Максимальный режим ориентирован на работу i8086 в составе мультимикропроцессорных систем, в которых, помимо нескольких центральных процессоров i8086, могут функционировать специализированные процессоры ввода/вывода i8089, сопроцессоры "плавающей арифметики" i8087.

Определим более четко введенные выше понятия:

Центральный процессор - поддерживает собственный командный цикл, выполняет программу, хранящуюся в системной памяти, по сбросу системы управление, как правило, передается центральному процессору (или одному из ЦП, если их несколько в системе).

Специализированный процессор - поддерживает собственный командный цикл, выполняет программу, хранящуюся в системной памяти, но инициализируется только по команде ЦП, по окончании выполнения программы сообщает ЦП о завершении работы.

страница 66

Микропроцессорные системы Лекции 2001 г.

Сопроцессор не поддерживает собственный командный цикл, выполняет команды, выбираемые для него ЦП из общего потока команд. По сути дела сопроцессор является расширением ЦП.

Внутренняя структура

Структурная схема МП i8086 представлена на рис. МП включает в себя три основных устройства :

• УОД - устройство обработки данных;

• УСМ - устройство связи с магистралью;

• УУС - устройство управления и синхронизации.

УОД предназначено для выполнения команд и включает в себя 16-разрядное АЛУ, системные регистры и другие вспомогательные схемы; блок регистров (РОН, базовые и индексные) и блок микропрограммного управления.

УСМ обеспечивает формирование 20-разрядного физического адреса памяти и 16-разрядного адреса ВУ, выбор команд из памяти, обмен данными с ЗУ, ВУ, другими процессорами по магистрали. УСМ включает в себя сумматор адреса, блок регистров очереди команд и блок сегментных регистров.

УУС обеспечивает синхронизацию работы устройств МП, выработку управляющих сигналов и сигналов состояния для обмена с другими устройствами, анализ и соответствующую реакцию на сигналы других устройств МПС.

МП может работать в одном из двух режимов - "минимальном" (min) и "максимальном" (max). Минимальный режим предназначен для реализации однопроцессорной конфигурации МПС с организацией, подобной МПС на базе i8080, но с увеличенным адресным пространством, более высоким быстродействием и значительно расширенной системой команд. Максимальная конфигурация предполагает наличие в системе нескольких МП и специального блока арбитра магистрали (используется интерфейс Multibus).

На внешних выводах МП i8086 широко используется принцип мультиплексирования сигналов - передача разных сигналов по общим линиям с разделением во времени. Кроме того, одни и те же выводы могут использоваться для передачи разных сигналов в зависимости от режима (min - max).

Ниже приводится описание внешних выводов МП i8086. При описании выводов косой чертой разделены сигналы, появляющиеся на выводе в разные моменты машинного цикла. В круглых скобках указаны сигналы, характерные только для максимального режима. Символ \ после имени сигнала - знак его инверсии.

страница 67

Рис.9.4. Внутренняя структура процессора i8086

A/D [15:0]- младшие [15:0] разряды адреса / данные;

A[19:16]/ST[6:3] - старшие [19:16] разряды адреса / сигналы состояния;

BHEVST[7] - разрешение передачи старшего байта данных / сигнал состояния;

STB(QSO) - строб адреса (состояние очереди команд);

R\ - чтение;

WV(LOCK\) - запись (блокировка канала);

M-IO\(ST2\) - память - внешнее устройство (состояние цикла);

OP-IP\(ST1\) - выдача-прием (состояние цикла);

DE\(STO\) - разрешение передачи данных (сост. цикла);

TESTA - проверка;

RDY - готовность;

CLR - сброс;

CLC - тактовый сигнал;

INT - запрос внешнего прерывания;

страница 68

Микропроцессорные системы

Лекции 2001 г.

INTA\(QS 1) - подтверждение прерывания (состояние очереди команд);

NMI - запрос немаскируемого прерывания;

HLD(RQVEO) - запрос ПДП (запрос / подтверждение доступа к магистрали);

NLDA(RQVEl) - подтверждение ПДП (запрос / подтверждение доступа к магистрали);

MIN/MAXN - потенциал задания режима (1-min, 0-max).

Сигналы состояния ("статуса") используются для отображения внутреннего состояния МП. Некоторые группы статусных сигналов используются только в максимальном режиме.

Сигналы ST[2:0]\ определяют тип текущего машинного цикла (аналогично PSW для i8080), и формируются только в максимальном режиме:

Табл.9.1

Разряды статуса 3..4 определяют сегментный регистр, используемый для вычисления

физического адреса:

Табл.9.2

ST[5] отражает состояние флага разрешения прерывания IF, ST[6] всегда установлен в О, когда МП обменивается информацией по магистрали, состояние ST[7] не определено (зарезервировано).

Сигналы QS[1:0] формируются только в максимальном режиме и отражают состояние очереди команд:

Табл.9.3

Практически все команды МП i8086 могут работать как со словами (2 байта) так и с байтами. При работе со словами сигнал ВНЕ\ разрешает передачу старшего байта слова.

Сигнал STB отмечает наличие на линиях A/D и A/S адреса.

Характеристики

Список файлов лекций