F20-23 (1041603), страница 35
Текст из файла (страница 35)
1.4170C8051F020/1/2/3Рисунок 17.8. XBR1: Регистр 1 матрицы портов ввода/выводаR/WSYSCKER/WT2EXER/WT2ER/WINT1EБит 7Бит 6Бит 5Бит 4R/WT1ER/WINT0ER/WT0ER/WCP1EБит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000SFR Адрес:0xE2Бит 7: SYSCKE: Бит подключения выхода SYSCLK0: Выход SYSCLK не соединен с выводом порта.1: Выход SYSCLK соединен с выводом порта.Бит 6: T2EXE: Бит подключения входа T2EX0: T2EX не соединен с выводом порта.1: T2EX соединен с выводом порта.Бит 5: T2E: Бит подключения входа T20: T2 не соединен с выводом порта.1: T2 соединен с выводом порта.Бит 4: INT1E: Бит подключения входа /INT10: /INT1 не соединен с выводом порта.1: /INT1 соединен с выводом порта.Бит 3: T1E: Бит подключения входа T10: T1 не соединен с выводом порта.1: T1 соединен с выводом порта.Бит 2: INT0E: Бит подключения входа /INT00: /INT0 не соединен с выводом порта.1: /INT0 соединен с выводом порта.Бит 1: T0E: Бит подключения входа T00: T0 не соединен с выводом порта.1: T0 соединен с выводом порта.Бит 0: CP1E: Бит подключения выхода Компаратора 10: CP1 не соединен с выводом порта.1: CP1 соединен с выводом порта.171Ред.
1.4C8051F020/1/2/3Рисунок 17.9. XBR2: Регистр 2 матрицы портов ввода/выводаR/WWEAKPUDR/WXBARER/W-R/WT2EXEБит 7Бит 6Бит 5Бит 4R/WT4EБит 3R/WUART0EБит 2R/WEMIFLER/WCNVSTEБит 1Бит 0Значениепри сбросе:00000000SFR Адрес:0xE3Бит 7: WEAKPUD: Бит отключения слаботоковых подтяжек портов ввода/вывода0: Слаботоковые подтяжки включены1: Слаботоковые подтяжки отключеныБит 6: XBARE: Бит включения матрицы0: Матрица отключена. Все выводы портов Р1, Р2, Р3 и Р4 настроены на вход.1: Матрица включенаБит 5: Не используются. Читается как 0b.Бит 4: T4EXE: Бит подключения входа T4EX0: T4EX не соединен с выводом порта.1: T4EX соединен с выводом порта.Бит 3: T4E: Бит подключения входа T40: T4 не соединен с выводом порта.1: T4 соединен с выводом порта.Бит 2: UART0E: Бит подключения входов/выходов УАПП10: Входы/выходы УАПП1 не соединены с выводами порта.1: TX1 и RX1 соединены с двумя выводами порта.Бит 1: EMIFLE: Бит подключения младших портов интерфейса внешней памяти.0: Функционирование Р0.7, Р0.6 и Р0.5 определяется матрицей или защелками порта.1: Если EMI0CF.4 = ‘0’ (интерфейс внешней памяти работает в мультиплексированном режиме), тоP0.7 (/WR), P0.6 (/RD) и P0.5 (ALE) «пропускаются» матрицей и состояние их выходаопределяется защелками порта или интерфейсом внешней памяти.1: Если EMI0CF.4 = ‘1’ (интерфейс внешней памяти работает в немультиплексированном режиме), тоP0.7 (/WR) и P0.6 (/RD) «пропускаются» матрицей и состояние их выхода определяетсязащелками порта или интерфейсом внешней памяти.Бит 0: CNVSTE: Бит подключения входа запуска преобразования АЦП0: CNVSTR не соединен с выводом порта.1: CNVSTR соединен с выводом порта.Ред.
1.4172C8051F020/1/2/3Рисунок 17.10. P0: Регистр Порта 0R/WP0.7R/WP0.6R/WP0.5R/WP0.4R/WP0.3R/WP0.2R/WP0.1R/WP0.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес:0x80Биты 7-0: P0.[7:0]: Биты выходной защелки порта 0.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог. 01: Выход в состоянии лог.
1 (в высокоимпедансном состоянии, если соответствующийбит P0MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P0.n низкий логический уровень.1: На выводе P0.n высокий логический уровень.Примечание: P0.7 (/WR), P0.6 (/RD) и P0.5 (ALE) могут управляться интерфейсом внешней памяти данных(см. раздел 16). Информация о настройке матрицы для доступа к внешней памяти приведена на рис.17.9.Рисунок 17.11.
P0MDOUT: Регистр настройки выходов Порта 0R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xA4Биты 7-0: P0MDOUT.[7:0]: Биты настройки выходного драйвера порта 0.0: Соответствующий вывод P0.n настроен как выход с открытым стоком.1: Соответствующий вывод P0.n настроен как цифровой выход.Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются налюбом выводе порта P0, то каждый из этих выводов будет настроен как выход с открытымстоком.173Ред.
1.4C8051F020/1/2/3Рисунок 17.12. P1: Регистр Порта 1R/WP1.7R/WP1.6R/WP1.5R/WP1.4R/WP1.3R/WP1.2R/WP1.1R/WP1.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес:0x90Биты 7-0: P1.[7:0]: Биты выходной защелки порта 1.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог. 01: Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующийбит P1MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P1.n низкий логический уровень.1: На выводе P1.n высокий логический уровень.Примечание:1: P1.[7:0] можно настроить как входы АЦП1 AIN1.[7:0].
В этом случае они «пропускаются» матрицей впроцессе назначения выводов портов и отключаются их цепи тока цифрового входа, в зависимости отзначения регистра P1MDIN (см. рис.17.13). Следует иметь ввиду, что в аналоговом режиме режим работывыходных драйверов выводов определяется защелкой порта 1 и регистром P1MDOUT (см. рис.17.14).Подробная информация относительно АЦП1 приведена в разделе 7.2: P1.[7:0] могут управляться интерфейсом внешней памяти данных(как адреса [15:8] внемультиплексированном режиме).
Подробная информация относительно интерфейса внешней памятиприведена в разделе 16.Рисунок 17.13. P1MDIN: Регистр настройки входов Порта 1R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:11111111Бит 7SFR Адрес:0xBDБиты 7-0: P1MDIN.[7:0]: Биты выбора режима входов Порта 1.0: Вывод порта настроен как аналоговый вход. Цепь цифрового входа отключена (чтение бита портавсегда возвратит значение ‘0’).
Слаботоковая подтяжка вывода отключена.1: Вывод порта настроен как цифровой вход. Результатом чтения бита порта будет логическийуровень на внешнем выводе. Состояние слаботоковой подтяжки определяется битом WEAKPUD(XBR2.7, см. рис.17.9).Ред. 1.4174C8051F020/1/2/3Рисунок 17.14. P1MDOUT: Регистр настройки выходов Порта 1R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xA5Биты 7-0: P1MDOUT.[7:0]: Биты настройки выходного драйвера порта 1.0: Соответствующий вывод P1.n настроен как выход с открытым стоком.1: Соответствующий вывод P1.n настроен как цифровой выход.Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются налюбом выводе порта P1, то каждый из этих выводов будет настроен как выход с открытымстоком.Рисунок 17.15. P2: Регистр Порта 2Значениепри сбросе:R/WP2.7R/WP2.6R/WP2.5R/WP2.4R/WP2.3R/WP2.2R/WP2.1R/WP2.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес:(доступен в битовомрежиме адресации)0xA011111111Биты 7-0: P2.[7:0]: Биты выходной защелки порта 2.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог.
01: Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующийбит P2MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P2.n низкий логический уровень.1: На выводе P2.n высокий логический уровень.Примечание: P2.[7:0] могут управляться интерфейсом внешней памяти данных (как разряды адреса [15:8]в мультиплексированном режиме, или как разряды адреса [7:0] в немультиплексированном режиме).Подробная информация относительно интерфейса внешней памяти приведена в разделе 16.Рисунок 17.16.
P2MDOUT: Регистр настройки выходов Порта 2R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xA6Биты 7-0: P2MDOUT.[7:0]: Биты настройки выходного драйвера порта 2.0: Соответствующий вывод P2.n настроен как выход с открытым стоком.1: Соответствующий вывод P2.n настроен как цифровой выход.Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются налюбом выводе порта P2, то каждый из этих выводов будет настроен как выход с открытымстоком.175Ред.
1.4C8051F020/1/2/3Рисунок 17.17. P3: Регистр Порта 3Значениепри сбросе:R/WP3.7R/WP3.6R/WP3.5R/WP3.4R/WP3.3R/WP3.2R/WP3.1R/WP3.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес:(доступен в битовомрежиме адресации)0xB011111111Биты 7-0: P3.[7:0]: Биты выходной защелки порта 3.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог. 01: Выход в состоянии лог.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
