F20-23 (1041603), страница 36
Текст из файла (страница 36)
1 (в высокоимпедансном состоянии, если соответствующийбит P3MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P3.n низкий логический уровень.1: На выводе P3.n высокий логический уровень.Примечание: P3.[7:0] могут управляться интерфейсом внешней памяти данных(как AD[7:0] вмультиплексированном режиме, или как D[7:0] в немультиплексированном режиме). Подробнаяинформация относительно интерфейса внешней памяти приведена в разделе 16.Рисунок 17.18.
P3MDOUT: Регистр настройки выходов Порта 3R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес:0xA7Биты 7-0: P3MDOUT.[7:0]: Биты настройки выходного драйвера порта 3.0: Соответствующий вывод P3.n настроен как выход с открытым стоком.1: Соответствующий вывод P3.n настроен как цифровой выход.Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются налюбом выводе порта P3, то каждый из этих выводов будет настроен как выход с открытымстоком.Ред. 1.4176C8051F020/1/2/3Рисунок 17.19. P3IF: Регистр флагов прерываний от Порта 3R/WIE7Бит 7R/WIE6R-R-R/WIE7CFR/WIE6CFR/W-R/W-Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000SFR Адрес:0xADБит 7: IE7: Флаг внешнего прерывания 7.0: На выводе P3.7 не зафиксировано активного фронта сигнала (с момента последнегообнуления этого бита).1: На выводе P3.7 зафиксирован активный фронт сигнала (устанавливается аппаратно).Бит 6: IE6: Флаг внешнего прерывания 6.0: На выводе P3.6 не зафиксировано активного фронта сигнала (с момента последнегообнуления этого бита).1: На выводе P3.6 зафиксирован активный фронт сигнала (устанавливается аппаратно).Биты 5-4: Не используются.
Читаются как 00b.Бит 3: IE7CF: Бит настройки активного фронта внешнего прерывания 7.0: Внешнее прерывание 7 вызывается спадающим фронтом сигнала на входе IE7.1: Внешнее прерывание 7 вызывается нарастающим фронтом сигнала на входе IE7.Бит 2: IE6CF: Бит настройки активного фронта внешнего прерывания 6.0: Внешнее прерывание 6 вызывается спадающим фронтом сигнала на входе IE6.1: Внешнее прерывание 6 вызывается нарастающим фронтом сигнала на входе IE6.Биты 1-0: Не используются. Читаются как 00b.17.2. Порты 4…7 (только C8051F020/2)Все выводы портов Р4 – Р7 могут быть доступны как выводы ввода/вывода общего назначения путемчтения и записи соответствующих регистров данных портов (см.
рис.17.21, рис.17.22, рис.17.23 и рис.17.24),которые адресуются в побайтном режиме адресации.Чтение регистра данных порта (или бита порта) всегда возвратит в качестве результата логическоесостояние на самом выводе порта независимо от того, назначен данный порт матрицей какому-либо цифровомумодулю или нет.
Исключением являются команды типа чтение-модификация-запись (ANL, ORL, XRL, JBC,CPL, INC, DEC, DJNZ и MOV, CLR, SET и битовые команды MOV). В течение цикла чтения команд типачтение-модификация-запись считывается содержимое регистра данных порта, а не логическое состояние самихвыводов портов.17.2.1.
Настройка портов, не имеющих внешние выводыХотя порты Р4, Р5, Р6 и Р7 не выведены на внешние выводы в МК C8051F021/3, регистры данных этихпортов все равно имеются и доступны для использования программой. Т.к. цепи цифровых входов такжеостаются активными, не рекомендуется оставлять эти выводы в «плавающем» состоянии. Это позволитисключить ненужное увеличение энергопотребления, возникающее при появлении на «плавающих» входахнекорректных логических уровней. Добиться этого можно любым из следующих способов:1. Оставить слаботоковые подтяжки включенными, сбросив в 0 бит WEAKPUD (XBR2.7).2. Настроить выходные драйверы портов Р4 – Р7 как цифровые выходы, записав значение 0xFF врегистр P74OUT.3.
Перевести выходы портов Р4 – Р7 в состояние лог. ‘0’, записав нули в регистры данных портов:Р4=0х00, Р5=0х00, Р6=0х00 и Р7=0х00.17.2.2. Настройка выходных драйверов портовВыходной драйвер каждого порта можно настроить либо как цифровой выход, либо как выход соткрытым стоком. По умолчанию выбирается режим выхода с открытым стоком. При работе в режимецифрового выхода запись лог. ‘0’ в соответствующий бит регистра данных порта приведет к «притягиванию»данного вывода порта к земляной шине GND, а запись лог.
‘1’ приведет к «притягиванию» данного вывода177Ред. 1.4C8051F020/1/2/3порта к шине питания VDD. При работе в режиме выхода с открытым стоком запись лог. ‘0’ всоответствующий бит регистра данных порта приведет к «притягиванию» данного вывода порта к землянойшине GND, а при записи лог. ‘1’ данный вывод порта будет переведен в высокоимпедансное состояние. Режимвыхода с открытым стоком полезен в том случае, если требуется предотвратить конфликты между различнымиустройствами в системе, когда вывод порта участвует в коллективном взаимодействии, при котором нескольковыходов подключаются к одной и той же физической линии.Режимы выхода выводов портов Р4 – Р7 определяются битами регистра P74OUT (см.
рис.17.20).Каждый бит регистра P74OUT управляет режимом выходных драйверов группы из четырех выводов портов Р4– Р7. Например, при установке в 1 бита P74OUT.7 выходные драйверы четырех старших выводов порта Р7,Р7.[7:4], будут настроены как цифровые выходы, а при сбросе в 0 бита P74OUT.7 выходные драйверы четырехстарших выводов порта Р7, Р7.[7:4], будут настроены как выходы с открытым стоком.17.2.3. Настройка выводов портов как цифровых входовВывод порта настраивается как цифровой вход переводом его выходного драйвера в режим выхода соткрытым стоком и записью лог. ‘1’ в соответствующий бит регистра данных порта. Например. Р7.7настраивается как цифровой вход сбросом в 0 бита P74OUT.7 и установкой в 1 бита Р7.7.17.2.4. Слаботоковые подтяжкиКаждый вывод порта имеет внутреннюю слаботоковую подтяжку, которая по умолчанию включена.Она обеспечивает соединение данного вывода с шиной питания VDD через резистор с высокимсопротивлением (около 100кОм).
Слаботоковые подтяжки можно глобально отключить, установив в 1 битотключения слаботоковых подтяжек WEAKPUD (XBR2.7). Слаботоковые подтяжки автоматическиотключаются у любого вывода, на который выдается лог. ‘0’, т.е. выход вывода не будет конфликтовать ссобственной слаботоковой подтяжкой.17.2.5. Интерфейс внешней памятиЕсли для сигналов интерфейса внешней памяти используются старшие порты (Р4 – Р7), то следуетсбросить в 0 бит EMIFLE (XBR2.1).Если для сигналов интерфейса внешней памяти используются младшие порты и происходит обращениек внешней (не встроенной) памяти с помощью команды MOVX, то в течение фазы выполнения команды MOVXинтерфейс внешней памяти будет управлять состоянием выхода находящихся под его влиянием выводовпортов независимо от состояния регистров данных портов.
Работа интерфейса внешней памяти не влияет наконфигурацию выходных драйверов выводов портов, за исключением операций чтения, при которых явнымобразом отключаются выходные драйверы шины данных во время выполнения команды MOVX. Подробнаяинформация относительно интерфейса внешней памяти приведена в разделе 16.Ред. 1.4178C8051F020/1/2/3Рисунок 17.20.
P74OUT: Регистр настройки выходов Портов 7-4R/WP7HR/WP7LR/WP6HR/WP6LR/WP5HR/WP5LR/WP4HR/WP4LБит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000SFR Адрес:0xB5Бит 7: P7H: Бит выбора режима выходных драйверов старших четырех выводов Порта 7.0: Р7.[7:4] настроены как выходы с открытым стоком.1: Р7.[7:4] настроены как цифровые выходы .Бит 6: P7L: Бит выбора режима выходных драйверов младших четырех выводов Порта 7.0: Р7.[3:0] настроены как выходы с открытым стоком.1: Р7.[3:0] настроены как цифровые выходы.Бит 5: P6H: Бит выбора режима выходных драйверов старших четырех выводов Порта 6.0: Р6.[7:4] настроены как выходы с открытым стоком.1: Р6.[7:4] настроены как цифровые выходы .Бит 4: P6L: Бит выбора режима выходных драйверов младших четырех выводов Порта 6.0: Р6.[3:0] настроены как выходы с открытым стоком.1: Р6.[3:0] настроены как цифровые выходы .Бит 3: P5H: Бит выбора режима выходных драйверов старших четырех выводов Порта 5.0: Р5.[7:4] настроены как выходы с открытым стоком.1: Р5.[7:4] настроены как цифровые выходы .Бит 2: P5L: Бит выбора режима выходных драйверов младших четырех выводов Порта 5.0: Р5.[3:0] настроены как выходы с открытым стоком.1: Р5.[3:0] настроены как цифровые выходы .Бит 1: P4H: Бит выбора режима выходных драйверов старших четырех выводов Порта 4.0: Р4.[7:4] настроены как выходы с открытым стоком.1: Р4.[7:4] настроены как цифровые выходы .Бит 0: P4L: Бит выбора режима выходных драйверов младших четырех выводов Порта 4.0: Р4.[3:0] настроены как выходы с открытым стоком.1: Р4.[3:0] настроены как цифровые выходы .179Ред.
1.4C8051F020/1/2/3Рисунок 17.21. P4: Регистр данных Порта 4R/WP4.7R/WP4.6R/WP4.5R/WP4.4R/WP4.3R/WP4.2R/WP4.1R/WP4.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:11111111SFR Адрес:0x84Биты 7-0: P4.[7:0]: Биты выходной защелки порта 4.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог.
01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P74OUT сброшен в 0). См. рис.17.20.(Чтение – возвращает состояние внешних выводов).0: На выводе P4.n низкий логический уровень.1: На выводе P4.n высокий логический уровень.Примечание: P4.7 (/WR), P4.6 (/RD) и P4.5 (ALE) могут управляться интерфейсом внешней памяти данных(см. раздел 16).Рисунок 17.22. P5: Регистр данных Порта 5R/WP5.7R/WP5.6R/WP5.5R/WP5.4R/WP5.3R/WP5.2R/WP5.1R/WP5.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:11111111SFR Адрес:0x85Биты 7-0: P5.[7:0]: Биты выходной защелки порта 5.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P74OUT сброшен в 0).
См. рис.17.20.(Чтение – возвращает состояние внешних выводов).0: На выводе P5.n низкий логический уровень.1: На выводе P5.n высокий логический уровень.Примечание: P5.[7:0] могут управляться интерфейсом внешней памяти данных (как адреса [15:8] внемультиплексированном режиме).Подробная информация относительно интерфейсавнешней памяти приведена в разделе 16.Ред. 1.4180C8051F020/1/2/3Рисунок 17.23. P6: Регистр данных Порта 6R/WP6.7R/WP6.6R/WP6.5R/WP6.4R/WP6.3R/WP6.2R/WP6.1R/WP6.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:11111111SFR Адрес:0x86Биты 7-0: P6.[7:0]: Биты выходной защелки порта 6.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог.
01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P74OUT сброшен в 0). См. рис.17.20.(Чтение – возвращает состояние внешних выводов).0: На выводе P6.n низкий логический уровень.1: На выводе P6.n высокий логический уровень.Примечание: P6.[7:0] могут управляться интерфейсом внешней памяти данных (как разряды адреса [15:8] вмультиплексированном режиме, или как разряды адреса [7:0] в немультиплексированномрежиме). Подробная информация относительно интерфейса внешней памяти приведена вразделе 16.Рисунок 17.24. P7: Регистр данных Порта 7R/WP7.7R/WP7.6R/WP7.5R/WP7.4R/WP7.3R/WP7.2R/WP7.1R/WP7.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:11111111SFR Адрес:0x96Биты 7-0: P7.[7:0]: Биты выходной защелки порта 7.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
