Кенио Т. Шаговые двигатели и их микропроцессорные системы управления (1028406), страница 17
Текст из файла (страница 17)
5. 1, Схема ексгемм Гкревневвя ВГЛ: 1 — вепммвою пнск; 2 — коммутатор", 5 — двкгатеяь; 4 — входной кскареввер 101 5.2. ЛОГИЧЕСКИЕ БЛОКИ СИСТЕМЫ УПРАВЛЕНИМ Логический блок — это полонская схема, которая управляет поотедова-, тельностыо возбуждения обмоток в агответстини с поступлением вход. ных импульсов. Обычно логический блок состоит из регистра сцвига и логических схем (фуюсций) таких, как НЕ-И, НЕ ИЛИ н т.д. В настоянии время в качестве регистра сдвига применяют универсальные схемы. Однако лля конкретных целей можно сконструировать необходимый лопсческнй бток подбором соответствующей нпюграпыюй микросхемы, реалнзуахцей триггер с логическим входом, срабатывающий по обратно.
му фронту сигнала управления (триггеры 3К-ЕЕ), и логических схем. Базисные функции схем и триггеров приведены на рнс. 5.2. Ттагггер 102 Ри с. 5.2. Логические блоки и их фуиклии рози! 3 а г Фаза! 3 2 К Коммутатору Р к с. 5. 3. Лозический елок лла двухфазного управлении четырехфазным ШД с равноправными направлениями вращенив: о — ио часовой стрелке; б — против часовой стрелки 1К-ГГ реализует функцию, зютяваемую таблицей и выполняемую тогда, когда на вход~ поступает сигнал Н.
Если на вход» поступает сигнал 1, то иа выходе 0 будет сигнал А, а на !2 — Н. Поэтому вместо составления логического блока из набора соответствующих интегральных микросхем можно использовать универсальные логические блоки, разработанные для ШД. Рассмотрим несколько типов логических блоков, состояших из интегральных микросхем с транзисторно-транзисторной логической схемой (ТТЕ), изготовленных по КМОП-технологии. 5.2.1.
Двухфазное управление четырехфаэным двигателем. Для случая без указаний направления вращения ротора простой логический блок можзю построить с помощью лишь двух триггеров 1К-РР, как показано на рис. 5.3. Таблица функций логического блока задана на зом же рисунке. Соответствие выходных сигналов логического блона сигналам управления на обмотках фаз задается следующей схемой: Д! — фаза 1; б1-Ф г; Д2 — фаза 3; Д2 — фаза 4. Зто означает, что если з21= Н. обаютка фазы 1 возбуждена. Если !21 = 1„фаза ! не возбуждена.
Как видно из сравнения двух таблиц на рис. 5.3, схемы и и б задают противоположную последовательность возбуждения: направление, задаваемое на рис. 5.3, а„обеспечивает вращение ротора по, а на рис. 5.3, б против часовой стрелки. Дпя изменения направления вращения схемы включения следует поменять. Дпя этой цели можно использовать схему переключения, показанную на рис. 5.4. Здесь 103 Ри с.
5.4. Логический селектор дпа упревпенна направлением враюеияя; в цепи (е) С = А ппя комка уровна Н и С= В ден команд уровни С; в цепи (б) С = А ппв команд уровне Н и С = В пли коммщ уровни 5 В имп Ри с. 5.5. Двухфазный логический блок дпн четырехфезного двигатеия с равноправными непревпеииами врещеиян В1 бг Я1 Й В1 яг Ц1 яг им бг — ф Фаза г Я7 — фо-м Фаза 4 Р и с. 5.6. Логический блок дпа двухфазного управления четырехфюным дви- гетепем основная логическая функпии обеспечнваетсл за счет комбннапни трех схем НЕ-И нли И и ИЛИ.
Если зз юющий направление вращения сигнал в схеме иа рис 5.3, а имеет уровень Н, то на выходе С уровень сигнала такой же, как н на входе А. Если же задающий направление вращения сигнзл имеет уровень й, то на выходе С уровень сигнала совпадает с входом В (рис. 5.3, б); дпя значения Н, задающего направление вращения, С = А н С = В дпя уровня з'.. На рис. 5.5 представлен логический блок дпя реверсивного двухфазного управления четырехфазным ШД. Он до- 104 Р и с. 5.7.
Лотическнв блок для однофеаиого улраелемоа четырехфазным двигателем с раанолравныын налравленилыи ерыненни Та блана 5. 1. Примеры дяятельиостл ямиулмов я данные дли их лонучеяил Местнадиетемм аллроксималиа рваное ам- рамеиие длительность имоульса сьтм, мс ГС В7 96 81 73 69 252,2 182,9 149,8 129,4 115.1 104,6 1,984 1,460 1,212 1,059 0,952 0,873 252 183 150 129 115 105 523. Однофвзный полтавский блок для трехфазных двигателей.
Логический блок дпя однофвзюго управления трехфазным двигателем с однонаправленным вращением получается из комбинапни регистра сдвига н трех зтементов И (рис. 5.9). Таблица значений функции логяческого блока показана на том же рясунке. Лопгческий блок лля реверсивюго вращения ротора ШД приведен на рис.
5.!О, а. Лля комму- 105 полнительно содержит схему изменения направления вращения. Другой пример реализации реверсивного управления двигателем приведен на рис. 5.6. 5,2.2. Логический блок для одиофазиого управления четырехфазным двигателем. Однофазный логический блок получается добавлением четырех логических схем И к выходам двухфазного блока, квк это показано на рнс. 5Л и 5.8. Значения логической функции, реализуемой этим блоком, приведены в табл.
5.1 для направлений вращения по и против часовой стрелки. Изменение в выходюй последовательности сигналов имеет место пря понижении уровня сигналов управления. Схема формирования входюго снгныга, обеспечивампжя также сннхсение помех, показана на рнс. 5.36.
По часодой стреаае дрстиб чоссбой стрелил ин емн Ч70 автоматического е,гмао ~ Юмаода Р н с. 5. а. лангманна блок длн однофаэного упраеленнл четмрехфаанмм дан- гатенсм с раанолраанмма нанрааленнлмн аращеннн талип триггеров Ж-РР используют две схемы переключения направления (рис. 5.10, б, в) . 52.4. Лшический блок дня двухфазного упревпещщ трехфазиым двигателем. Этот лощческий блок получается прн использовании трех нтементов НЕ-И вместо зчементов И.
См. также рис. 5.10. 5.25. Полушаговый лопнескнй биок для трехфазвых двигатепей. На рис. 5.11 приведен пример такого блока, использующего трн триггера. 52.6. Двухфазный логический блок для трехфазного реактивного двигателя с бифнляриыми обмотками. Логическая последовательность, необ. ходимая дпя деухфазногс уираеленил таким двигателем, приведена а табл. 2.4. Блок получается включением шести здементов И или НБ-ИЛИ на выходах схемы рнс.5.11, он приведен на 1ыс.
5.12. 5.22. Два типа логических блоков длн реверсивного вращеннв шагового щ~игателя. Импульсный логический бпок для реверсивного двигатела имеет на входе управление шагами и направлением вращенкя. Схема включения блока приведена на рис. 5.13, и. Существует и другой его тип, имеющий вход ддя шагов по и против часовой стрелки (рнс. 5.13, 6). 5.2.8. Лопиескнй блок дпя управления четырехфазными гибридными шептателями с помощью мостового иввертора (коммутатора). Схема мостового инне ртора дня уп разлепив гибридным ШД показана на 1кс. 2.62 106 ой стрелаи Протиб часе е чпсое ои стреехе им Р и с.
5. 9. Лопяескнй блок ндн трехфззных двигателей с одпонаправпепныы врыдением." а — ио чвтвой стрелке; б — против часовой стрелки Р н с. 5. 10. Лоплеский блок (о) дпя трехфазного двнгателп с равиоправнымн иаправленивми призывна; одпофазное (б) и двухфазное (о) управление 107 Протиг чпсооой стрелки По чпсооой стрелке им за 1 Р и с. 5. 11. Лопьчесинб блок дпя пол ушагового управления трехбьзвным двн- аз Фаза 1 01 Фаза 1 Фпзпр193О507В9 а-ч г аг аг 1оооочзооо — г аг г 11ооооззоо агД ) 3 3011000011001 — ~ — ~аз О ОО11ОООО11 аг аг а1 5 01 е 5 0 О О 1 1 000 О 1 аг аг В оооозгооо о $Д ) В $ ~) В И НЕ -ИЛИ Ри с.
5. 12. Схема компоновки логического блока дпя трех4езного двигателя с бябьиляряыми обмотками, ее вход присоединяют к выходу схемы на рис. 5.11 Взоо импульса Логический Фпз" 1 ~ Логически Н блок В В ) В) Р я с. 5. 13. Два вида логических блоков с рэвпопревпыьм направлениями вращения 108 Р я с. 5.14. Лотъческаа блок. выполислныа па КМОП-технолопм фнрмы аепуо лпн уюпмрсельного лспольеоеання Р а с. 5.
15. Прнмеры схем соелннеплл лопсческою блока н нпверторе: а. П вЂ” непосрепсгпенное; е, с — межлу Ело. комн кнпертором включен усилитель и 2.63. В схеме рас. 2.62, использующей восемь силовых транзисторов, кляпв 51 и $4 должны работать од)ювременно. Точно так же пары 82 и БЗ, Б5 и Бб, $6 и 57 работают одновременно. Для управления их ключами ьюжно использовать логический блок рнс. 5.5 со агедующим соединением: выход Д2 дпя пары 51 и ЯФ; 512 для 52 и ЯЗ) (51 дпя 55 и $8;Д1 дллЯбиЯ7. Дпя схемм инвертора (коммутатора) рис. 2.63 соединение может быть следующим: выход м2 для 511 й2 дпя 52; (51 дпя БЗ; (51 дпн 54.
5.2.9. Универсальный логический блок на ьщкресхеме со средней сшпеиып интеграции МБВ Вместо лопрюского блока из отдельных интегральных микросхем дпя управления инвертором (коммутатором) можно использовать логический блок на МБ1, разработанный дпя управления ШД по нескольким схемам. В качестве примера можно привести блок РММ 8713 фирмы Бапуо, показанный на рис. 5.14. Он сконструиро. ван для управления трех- или четырехфазным ШД при однофазном, двухфазном или полушагоном нозбулсдении.
Выходной сигнал логического блока этого типа ьюжет непосредственно упрпвллть базаьщ силовых транзисторов, собранных по схеме Дарлингтона, как показано на рис. 5.15, б-г. 55. ипвертОР (кпммутАтОР) дбигателя 53.1. Соедииеняе лоптческого блока и инвертора. Выходюй сигнал подается на вход пшового инвертора (коммутаюра), коюрый управляет включением обмоток двигателя. Инвестор можно будет назвать коммутатором двигателя или просю коммутатором.
Простейшим способом соединения является непосредственное, как показано на рис. 5.15, а, б. 109 Р и с. 5. 16. Энвввавевтвав схема за. меюамви ютв обмотки ИЛ Р в о. 5. 16. 57лозвораэвоиорнми защита Рв с. 5. 17. Лнопнвв защита 110 Рп с. 5.
19. валюта с аммщмо отабювпрона Но если выходные сигналы логического блока недостаточны дпя управления силовыми транзисторами, то необходиаю между коммутатором и логическим блоком включить уснлииль, как зто полазив на рис. 5.15, в, и 532. Проблемы разработки коммутатора (инверторв). Обьютку ШД представлнют на схеме замещения поспедовательным соединением ннлукпшностн и резистора.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
