Характеристика МП In 8086

Характеристика МП In 8086: разрядность, шина АД, адресация памяти и портов В/В. Функциональная структура МП In 8086. Сегментная адресация памяти. Программная модель МП In 8086. Обобщенный формат команды МП In 8086. Система команд МП In 8086.

Все регистры и двунаправленная муль­типлексная шина AD адреса и данных 16-битные. Стар­шие 4 бита адреса мультиплексируются с сигналами сос­тояния. Следовательно, длина физического адреса памяти составляет 20 бит, что обеспечивает адресное пространст­во 1М байт. Микропроцессор прямо адресует 256 портов ввода и 256 портов вывода и косвенно — 64К 8-битных портов ввода-вывода.

Функционально микропроцессор состоит из двух функ­ционально автономных устройств: шинного интерфейса и операционного (исполнительного) устройства. Шинный интерфейс содержит секцию управления, 6-байтную оче­редь команд (эквивалент регистра команд), 4 сегментных регистра и программный счетчик (называемый указателем команд IP). Это устройство обеспечивает взаимодействие с остальными компонентами ЭВМ и нахождение в очереди команд достаточного числа байт.

Память представляет собой массив 1М байт, причем любые два смежных байта образуют слово, т. е. слово мо­жет начинаться с четного или нечетного адреса. В пер­вом случае слово передается за один цикл шины, а во вто­ром требуется два цикла шины, поэтому целесообразно размещать слова данных по четным адресам. Длина ко­манд составляет 1—6 байт, и их размещение в памяти на производительность не влияет. Микропроцессор опериру­ет 16-битными операндами, поэтому все адресные объекты должны иметь длину 16 бит. Следовательно, для формиро­вания 20-битных адресов необходим дополнительный ме­ханизм. Таким механизмом в микропроцессоре 8086 явля­ется сегментация памяти.

Можно считать, что память состоит из произвольного числа сегментов емкостью по 64К байт.

Микропроцессор управляет 4 сегментами (программы (кода), данных, стека и допол­нительного сегмента данных), начальные адреса которых без младших нулей хранятся в 16-битных сегментных реги­страх CS, DS SS и ES. Команды с обращением к памяти формируют 16-битный исполнительный (эффективный) адрес ЕА, представляющий собой смещение в сегменте. Физический 20-битный адрес памяти равен сумме содержи­мого ЕА и сегментного

Регистры общего назначения представлены 16-битными регистрами АХ, ВХ, СХ и DX, допускающими раздель­ную адресацию старших (Н) и младших (L) 8-битных ре­гистров. Двойственный характер РОН обеспечивает простую обработку 8- и 16-битных данных. Остальные регистры можно адресовать только как 16-битные. В основном все РОН в арифметических и логических операциях исполь­зуются одинаково. Но имеется значительное число команд, которые специализируют некоторые РОН, что отражено в их названиях. Регистр АХ выполняет функции аккумуля­тора, он является источником и получателем в операциях ввода-вывода, с ним связаны операции преобразования, десятичной коррекции, умножения и деления.

Регистр ВХ в некоторых командах участвует как регистр базового адреса.. Регистр СХ используется как счет­чик в операциях сдвигов, командах зацикливания и в опе­рациях с цепочками байт и слов. DX неявно адресуется в операциях умножения и деления, а так­же содержит адрес портов ввода или вывода в режиме кос­венной адресации.

Группа указательных и индексных регистров включает в себя 16-битные регистры SP, BP, SI и DI. Они обычно содержат внутрисегментные смещения и обеспечивают косвенную адресацию и динамическое вычисление испол­нительных адресов. Гибкость таких вычислений достига­ется тем, что рассматриваемые регистры могут участво­вать в арифметических и логических операциях как реги­стры общего назначения. Регистры SP (указатель стека) и BP (указатель базы) адресуют данные в текущем сег­менте стека, а не в сегменте данных. Поэтому, если сег­мент специально не определен, смещения в SP и BP отно­сятся к текущему сегменту стека. Индексные регистры SI (источника) и DI (получателя) содержат смещения, кото­рые обычно относятся к текущему сегменту данных.

Рекомендуемые материалы

 Четыре 16-битных сегментных регистра CS, DS, SS и ES используются для задания текущих сегментов по 64К байт, адресуемых при выполнении программы. Каждый регистр адресует конкретный текущий сегмент, что отражено в их названиях: код, данные, стек, дополни­тельные данные.

Основное назначение сегментных регистров — динами­ческое перемещение программ в памяти, которое необхо­димо в мультипрограммной среде. По существу, для тако­го перемещения достаточно модифицировать содержимое сегментного регистра CS при условии, что программа са­ма не изменяет его содержимого. Кроме того, модифици­руя содержимое DS, прикладная программа может мани­пулировать данными такого объема, который превышает емкость сегмента.

16-битный регистр состояния   (регистр флажков) FLAGS разделен на две половины, младшая из которых FLAGSL полностью соответствует регистру флажков ми­кропроцессора 8080. В старшей половине введены 4 новых флажка: OF — арифметического переполнения; DF — направления (определяет направление сканирования мас­сива в операциях с цепочками); IF — прерывания (вы­полняет функцию маскирования внешних прерываний);

TF — прослеживания (обеспечивает выполнение програм­мы по командам).

Общий формат двухоперандной команды, когда вто­рым операндом является регистр, показан на рис. 3-16. Первый байт содержит код операции и два однобитных поля: d (направление) и w (слово). Поле d определяет на­правление передачи, относящееся ко второму операн­ду — регистру, идентифицируемому 3-битным полем reg второго байта команды. Если d = 1, то направление передачи—в регистр, а если d=0, то направление—из ре­гистра. Поле w определяет тип операнда: слово (w == 1) или байт (w = 0).

Второй байт команды, называемый постбайтом, имеет три поля. Поле reg определяет второй операнд, обязатель­но находящийся в регистре. В этом поле кодируются сле­дующие 8- или 16-битные регистры:

Поле режима mod определяет  используемый режим адресации. В частности, оно влияет на интерпретацию со­держимого поля r/т (регистр/память) при нахождении пер­вого операнда. Поле mod имеет следующий общий смысл

Когда mod =11, поле r/m определяет 8- или 16-бит­ный регистр в соответствии с приведенным выше кодиро­ванием.

Если mod=00(01,10), это поле определяет, каким образом используется необязательное смещение disp:

В этом же случае поле r/m определяет, как формируется исполнительный адрес ЕА команды:

Приведенные правила имеют только одно исключение:

если mod = 00 и r/m = 110, то ЕА = disp H, disp L. Та­кой способ формирования ЕА называется прямой адреса­цией, т. е. адрес содержится в команде.

. Всего получает­ся 24 режима адресации: 3 способа интерпретации поля mod и 8 способов интерпретации поля r/m.

Система команд насчитывает 113 базовых команд, объединяемых в следующие группы:

Команды передачи данных. Команды данной группы подразделяются на четыре разновидности:

а) команды передачи данных между регистрами и па­мятью, включения в стек и извлечения из стека (адресуе­мого SP), а также команда обмена содержимым источни­ка и приемника;

б) команды ввода, вывода, табличного преобразования;

Люди также интересуются этой лекцией: 4. Фазы жизненного цикла.

в) команды загрузки исполнительного адреса в реги­стры общего назначения, а также загрузки 4-байтного ад­ресного объекта в регистры-указатели (начальный адрес сегмента и смещение в сегменте);

г) команды передачи содержимого регистра флажков (запоминание в памяти и загрузка из памяти регистра FLAGSL, включение в стек и извлечение из стека всего регистра FLAGS).

Арифметические команды. Микропроцессор имеет ко­манды сложения, вычитания, умножения и деления двоич­ных знаковых и беззнаковых чисел. Логические команды и команды сдвига. В эту группу входят поразрядные операции инверсии, конъюнкции, дизъ­юнкции и исключающего ИЛИ

Команды передачи управления (переходы, вызовы, возвраты) имеют две разновидности: внутрисегментные («близкие»), целевой адрес которых, загружаемый в ука­затель команд IP, находится в текущем сегменте кода, и междусегментные («далекие»), Имеются 4 команды управления циклами, которые рас­считаны на передачу числа повторений цикла в регистре СХ (счетчик).

Команды обработки цепочек данных. Команды этой группы манипулируют цепочками данных, т. е. последова­тельностями байт или слов в памяти.

Микропроцессор имеет двухуровневую систему прерываний: Вход NMI немаскируемого прерывания имеет больший приоритет, чем вход INTR маскируемых прерываний.