Диссертация (Исследование и разработка методов автоматического вывода геометрических ограничений с использованием декларативного программирования и формальных методов), страница 25

1. — Pp. 81–107.127196. Ihara Takeshi, Takahashi Atsushi, Kodama Chikaaki. Rip-up and reroute basedrouting algorithm for self-aligned double patterning // Proc. the 19th Workshop onSynthesis and System Integration of Mixed Information Technologies (SASIMI2015). — 2015. — Pp. 83–88.197. Lee Chin Yang. An algorithm for path connections and its applications // IRE transactions on electronic computers. — 1961. — no.

3. — Pp. 346–365.198. Redundant-via enhanced maze routing for yield improvement / Gang Xu, LiDa Huang, David Pan, Martin Wong // Proceedings of the 2005 Asia and SouthPacific Design Automation Conference / ACM. — 2005. — Pp. 1148–1151.199. Huang Li-Da, Wong Martin. Optical proximity correction (OPC): friendly mazerouting // Proceedings of the 41st annual Design Automation Conference / ACM.— 2004.

— Pp. 186–191.128Приложение ААктуальные проблемы разработки нанометровых топологий компонентовинтегральных схемСуществуют различные подходы к разработке интегральных схем. Выборметодолгии проектирования оказывает большое влияние на дальнейшие стадииразработки конечного продукта. Выбор той или иной методологии определяетсядоступными временными ресурсами, требованиями к стоимости изготовления,производительности и энергопотреблению.

Наиболее распространены 3 базовыподхода: полностью заказное проектирование, полузаказное проектирование ииспользование различных матричных кристаллов.Матричные кристаллыОдним из подходов к проектированию ИС является использованиематричных кристаллов. В основе данной методологии лежит предварительноеизготовление части кристалла (например, изготовление вентилей И или ИЛИ).Программирование такго устройства сводится к изменени трассировки надальнейших этапах производства или же пользователем.Программируемые логические интегральные схемыЛогические устройства могут быть разделены на две большие категории:устройства с фиксированной логикой и программируемой. Приборы первойкатегории реализуют функцию или их набор, которые после изготовлениябольше не могут быть изменены.

Напротив, устройства программируемой логикипредставляют собой компоненты с определенными характеристиками, такимикак количество логических вентилей, производительность, энергопотребление,129функциональность которых можно изменить уже после изготовления самогочипа.В случае устройств с фиксированной логикой может пройти отнесколько месяцев до нескольких лет от проектирования до производства. Приобнаружении каких-либо ошибок или изменении технологических требований,требуется повторить полный цикл проектирования, что существенно повышаетединовременные затраты на проектирование (англ. non-recurring engineering cost,NRE) и итоговую стоимость изделия.Для проектирования же устройств с изменяемой логикой можно достаточнобыстро получить прототип, провести симуляцию и его тестирование, причемПЛИС, использованная в прототипе аналогична той, которая будет использованав итоговом решении.

При таком подходе NRE затраты практически отсутствуют.Рассмотрим различные подходы к изготовлению программируемых логическихустройств.Программируемые логические матрицыПЛМ представляют собой множество рядов программируемых логическихвентилей И, соединенных с рядами программируемых вентилей ИЛИ. Вместеони могут объединены для представления необходимой функциональность вконъюнктивной нормальной форме. Для работы с N входными параметраминеобходимо 2N логических вентилей И, для работы с M выходных сигналовнеобходимо 2M вентилей ИЛИ.

Каждый транзистор в наборе И и ИЛИвентилей может быть ”включен”или ”выключен”. Данный подход отличаетсяот программируемых пользователем матричных кристаллов ограниченнымивозможностями к трассировке.130Программируемые пользователем матричные кристаллыППВМ представляет собой полупроводниковое устройство, которое можетбыть сконфигурировано пользователем уже после изготовления.БазовымэлементомППВМявляютсянескоммутированныепрограммируемые логические блоки с несколькими входами и одним выходом.Они используются для построения пользовательской логики. Такой блок состоитиз таблицы истинности от нескольких переменных и триггера.

Как правило,входы блока размещены на отдельных сторонах, выход же может быть выведенлибо вниз от блока, либо вправо. Выходные контакты каждого логическогоблока могут соединяться с трассировочными сегментами в смежных каналах.Аналогично, контактная площадка блока ввода-вывода может соединяться страссировочным элементом в любом смежном канале.Сигнальные межсоединения проходят между блоками как вгоризонтальном, так и в вертикальном направлении.

Эти проводники соединяютлогические блоки между собой и со входами/выходами схемы. В точкахпересечения горизонтальных и вертикальных сегментов устанавливаютсяпереключательные блоки. При таком подходе, для каждого проводника задаетсянесколько переключателей, позволяющих подключаться к остальным смежнымпроводникам.Современные ППВМ содержат миллионы логических вентилей ипредоставляют мегабайты памяти.

Они позволяют обрабатывать входныеданные с частотой порядка 10 ГГц [114]. Также они могут содержать встроенныемикропроцессоры и различные ускорители. Их сравнительно низкая стоимость ипростота исправления ошибок проектирования является существенным плюсомпри разработке различных устройств.Базовые матричные кристаллыПредыдущие методы проектирования ПЛИС не требуют модификацийпроцесса производства. В случае, когда необходимо получить оригинальные131схемные решения БИС, но существующие БИС не подходят, можновоспользоваться готовыми матричными кристаллами.

На них разведены, ноне соединены элементарные цепи и логические элементы. Предполагается, чтозаказчик предоставит схему соединений компонентов, которые будут нанесены вкачестве последнего слоя металлизации. Итоговое изделие будет ненамногодороже исходного матричного кристалла. Особые интерес представляетвозможность использования матричных кристаллов в рамках полностьюзаказных ИС для предоставления возможности программирования своей логикив готовом изделии.Стандартные ячейкиПри проектировании СБИС с использованием стандартных ячеек вкачестве базовых компонентов выступают элементы библиотеки стандартныхячеек. Ячейки размещаются в определенных позициях, после чегосоединяются необходимыми металлическими проводниками.

Данный методпроектирования позволяет изготавливать более компактные СБИС, с большейпроизводительностью и меньшим энергопотребление, по сравнению сиспользованием ППВМ. Однако, для изготовления такого устройства требуетсяполный набор заказных масок, что существенно повышает NRE расходы,что делает использование стандартных ячеек экономически обоснованнымтолько при больших объемах производства.

По сравнению же с полностьюзаказными схемами, использование стандартных ячеек значительно повышаетпроизводительность из-за использования уже отрассированых компонентов сизвестными характеристиками. Как правило, заказчику предоставляются ячейкис самой разной функциональностью:– Простые логические компоненты (И, ИЛИ, ИЛИ-И, И-ИЛИ...), буфера,инверторы, регистры;– Элементы памяти (RAM, ROM, CAM, регистровые файлы);– Микропроцессорные ядра, последовательные интерфейсы, интерфейсышин данных;– Аналого-цифровые и радио компоненты.132Также наряду с базовыми логическими блоками могут поставляться и болеесложные элементы, такие как сумматоры и мультиплексоры, хотя нередко онисинтезируются с использованием более простых элементов самим заказчиком.Как правило, стандартные ячейки имеют фиксированную высоту, линиипитания и земли проходят по верхнему и нижнему краю, что позволяет составлятьиз ячеек ряды.

Вдоль линии питания проходит ряд p-канальных транзисторов,вдоль линии ”земли”проходят n-канальные транзисторы.Полностью заказные интегральные схемыИзготовление полностью заказных схем предполагает проектирование науровне отдельных транзисторов и поводов. Подобный подход позволяет достичьминимальной площади схемы и максимальной производительности, однакотребует очень большого объема труда.Высокая стоимость данного метода проектирования делает его применениеобоснованным только в случае очень больших объемов производства. Однако, исегодня отдельные компоненты СБИС, такие как память, аналоговые схемы, истандартные ячейки выполняются на заказ.ЗаключениеВ данной главе были рассмотрены различные методы проектированияСБИС.

В Таблице 5 показаны характеристики методов.Таблица 5 — Сравнение методов проектированияМетодNREСтоимостьПЛМППВМСтандартныеячейкиЗаказныеНизк.Низк.Выс.Средн.Средн.Низк.Выс.Низк.СложностьЭнергопотреблениеСредн.Низк.Средн.Средн.Низк.Выс.Низк.Выс.Время довыпускаНизк.Низк.Выс.ПроизводительностьГибкостьСредн.Выс.Выс.Низ.Выс.Низ.Выс.Оч. выс.Низ.133Технология оптической литографииНесмотря на свою высокую сложность, СБИС сравнительно недорогив для производства. Технология изготовления полупроводниковых устройстввесьма схожа с технологией книгопечатания.

Процесс производства состоит изнескольких этапов, на каждом из которых изготавливается один из слоев СБИС.Так как во время производства обрабатывается сразу вся подложка,заполненная чипами, стоимость итогового устройства определяется не столькочислом транзисторов, сколько занимаемой на подложке площадью. По мереразвития технологий удается изготавливать транзисторы меньшего размераи, следовательно, размещать больше функциональных блоков в рамках всетой же площади. Как следствие, стоимость каждого отдельного транзисторанеуклонно уменьшается.

По мере сокращения размеров также увеличиваетсяпроизводительность и уменьшается энергопотребление, т.к. электронамнеобходимо преодолевать меньшие расстояния и необходимо меньше энергиидля активации затворов.Положение различных компонентов, таких как примесей, поликремния,металлов и контактных площадок, на подложке определяется масками. Кпримеру, участок подложки, закрытый маской, не будет легирован в процессеионной имплантации, с него не будут удалены диэлектрики или металлы. Инапротив, участок подложки без маски может быть легирован или же в процессетравления будут удалены диэлектрик или металлы. Перенесение шаблона с маскина подложку выполняется при помощи технологии оптической литографии.Фотолитография (англ.