Сигнальный МП Motorola DSP56002, страница 61
Описание файла
PDF-файл из архива "Сигнальный МП Motorola DSP56002", который расположен в категории "". Всё это находится в предмете "радиоприёмные устройства" из 7 семестр, которые можно найти в файловом архиве РТУ МИРЭА. Не смотря на прямую связь этого архива с РТУ МИРЭА, его также можно найти и в других разделах. .
Просмотр PDF-файла онлайн
Текст 61 страницы из PDF
Later versions of the DSP56002 which have different mask numbersdo have the timer/event counter. This mask number can be found below the partnumber on each chip.Timer Control Bits 3-5 (TC0 - TC2)TC2TC1TC0TIO000GPIO001Output010Output011X100Input101Input110Input111InputClockInternalInternalInternalXInternalInternalExternalExternalModeTimerTimer PulseTimer ToggleUndefinedInput WidthInput PeriodStandard Time CounterEvent CounterTimer Status Bit 70 = TCSR read, or timer interruptserviced1 = Counter decremented to 0Direction Bit 80 = TIO pin is input1 = TIO pin is outputData Output Bit 100 =Zero written to TIO pin1 = One written to TIO pin23Timer Control andStatus Register (TCSR)X:$FFDE (Read/Write)Reset = $000200Timer Enable Bit 00 = Timer Disabled1 = Timer EnabledInverter Bit 20 = 0- to-1 transitions on TIOinput decrement the counter1 = 1-to-0 transitions on TIOinput decrement the counterorTimer pulse inverted beforeit goes to TIO outputGPIO Bit 60 = TIO is Timer IO1 = TIO is GPIO if TC2-TC0 are clearData Input Bit 90 = Zero read on TIO pin1 = One read on TIO pinTimer Interrupt Enable Bit 10 = Interrupts Disabled1 = Interrupts Enabled•• •*015 14 13 12 11 10*0 *0 *0 *0 *0DO9DI8DIR7TS6543210GPIO TC2TC1TC0INVTIETE* = Reserved, Program as zeroFigure B-34 Timer Control and Status Register (TCSR)23Timer Count Register (TCR)X:$FFDF (Read/Write)Unaffected by Reset•• •15 14 13 12 11 109876543210*0* = Reserved, Program as zeroFigure B-35 Timer Count Register (TCR)MOTOROLAFor More Information On This Product,Go to: www.freescale.comB - 27Freescale Semiconductor, Inc.Freescale Semiconductor, Inc...INDEXMOTOROLAFor More Information On This Product,Go to: www.freescale.comINDEX - 1Freescale Semiconductor, Inc.Freescale Semiconductor, Inc...INDEX—A—A0-A15 .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4—B—BG . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6, 4-16BN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5, 4-16Bootstrap Code . . . . . . . . . . . . . .
. . . . . . . . . . .A-4Bootstrap from EPROM (Mode 1) . . . . . . . . . . 3-8Bootstrap from Host (Mode 5) . . . . . . . 3-11, 5-50Bootstrap from SCI (Mode 6) . . . . . . . . 3-12, 6-71Bootstrap ROM . . . . . . . . . . . . . . . . . . . . . . . . . 3-3BR . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . 2-5, 4-16Break . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-30BS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-6, 4-16Bus Arbitration . . . . . . . . . . . . . . .4-16, 4-18, 4-20Bus Control Register (BCR) . . . . . . . . . 4-13, B-10—C—CD11–CD0 . . . . . . . . . . . . . . . .
. . . . . . . . . . . 6-25Central Processing Module . . . . . . . . . . . . . . . 1-4components . . . . . . . . . . . . . . . . . . . . . . . . 1-4CKOUT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-14CKP . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . 2-14CLGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13Clock Pinscrystal output (XTAL) . . . . . . . . . . . . . . . . 2-8external clock/crystal input (EXTAL) . . . . . 2-8Clock Stabilization Delay . . . . . . . . . . .
. . . . . . 3-7CLVcc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13COD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-26Command Vector Register (CVR) . . . . 5-26, B-18CRA . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . 6-87bit 15 - prescaler range (PSR) . . . . . . . . 6-88MOTOROLAbits 0-7 - prescale modulus select(PM0-PM7) . . . . . . . . . . . . . . . . . 6-87bits 13,14 - word length control(WL0,WL1) . . . . . . . . . . . . . . . . 6-87bits 8-12 - frame rate divider control(DC0-DC4) . . . . . .
. . . . . . . . . . . 6-87CRB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-88bit 0 - serial output flag 0 (OF0) . . . . . . . . 6-88bit 1 - serial output flag 1 (OF1) . . . . . . . . 6-88bit 10 - gated control clock (GCK) . . . . . . 6-91bit 11 - mode select (MOD) . . . .
. . . . . . . 6-92bit 12 - transmit enable (TE) . . . . . . . . . . 6-92bit 13 - receive enable (RE) . . . . . . . . . . . 6-92bit 14 - transmit interrupt enable (TIE) . . . 6-93bit 2 - serial control 0 direction (SCD0) . . 6-89bit 3 - serial control 1 direction (SCD1) . . 6-89bit 4 - serial control 2 direction (SCD2) .
. 6-89bit 5 - clock source direction (SCKD) . . . . 6-89bit 6 - shift direction (SHFD) . . . . . . . . . . 6-91bit 7,8 - frame sync length(FSL0, FSL1) . . . . . . . . . . . . . . . 6-91bit 9 - sync/async (SYN) . . . . . . . . . . . . . 6-91control bits . . . . . . . . . . . . . . . . . . . . . .
. 6-112receive interrupt enable (RIE) . . . . . . . . . 6-93CVR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-26bit 0-5 - host vector (HV) . . . . . . . . . . . . . 5-26bit 6 - reserved . . . . . . . . . . . . . . . . . . . . . 5-27bit 7 - host command (HC) . .
. . . . . . . . . 5-27—D—D0-D23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4Data Register (PBD) . . . . . . . . . . . . . . . . . . . B-14Data TransferDMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-54DSP to host . . . . . . . . . . . . . . . . . . 5-17, 5-51HI host processor . . . . . . . . . . .
. . . . . . . 5-34For More Information On This Product,Go to: www.freescale.comINDEX - 3Freescale Semiconductor, Inc...Freescale Semiconductor, Inc.Index (Continued)host to DSP . . . . . . . . . . . . . . . . . . . 5-17, 5-40polling/interrupt controlled 5-38Data Transmission . . . . . . . . . . . . .
. . . . . . . . 6-30DC4–DC0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-87DE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-4, 3-6Debug Request Input (DR) . . . . . . . . . . . . . . . 2-13Development Mode (Mode 3) . . . . . . . . . . .
. . 3-11DMA . . . . . . . . . . . . . . . . . . . . . . .5-17, 5-19, 5-29host to DSP . . . . . . . . . . . . . . . . . . . . . . . 5-57DMA Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23DMA ProcedureDSP to host . . . . . . . . . . . . . . . . . . . . . . . 5-60DS . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . 2-5DS1/OS0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11DSCK/OS1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12DSO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-12DSP to Host DMA Procedure . . . . . . . . . . . . . 5-60DSP to Host Internal Processing .
. . . . . . . . . 5-59DSP56002 Features . . . . . . . . . . . . . . . . . . . . . 1-4DSP56K Central Processing Modulecentral components . . . . . . . . . . . . . . . . . . 1-4—E—Exception (See Interrupt)EXTAL . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . 2-8External Access Priority . . . . . . . . . . . . . . . . . . 4-3—F—FE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-24Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1-4Flags, SSI . . . . .
. . . . . . . . . . . . . . . . . . . . . . 6-153FSL0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-112FSL0, FSL1 . . . . . . . . . . . . . . . . . . . . . . . . . . 6-91FSL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-112—G—GCK . . . . . . . . . .
. . . . . . . . . . . . . . . . 6-91, 6-112GPIOconfiguration . . . . . . . . . . . . . . . . . . . . . . . 5-4programming port B . . . . . . . . . . . . . . . . . 5-5programming port C . . . . . . . . . . . . . . . . . 6-6—H—H0-H7 . . . . .
. . . . . . . . . . . . . . . . . . . . . . 2-8, 5-30HA0-HA2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-9INDEX - 4HA0–HA2 . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-31HACK . . . . . . . . . . . . . . . . . .
. . . . . . . . . 2-9, 5-32Hardware ResetOnCE pins and . . . . . . . . . . . . . . . . . . . . 2-12HC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-27HCIE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-14HCP . . . . . . . . . . . . . . .
. . . . . . . . . . . . . 5-16, 5-19HCR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-14bit 0 - host receive interrupt enable(HRIE) . . . . . . . . . . . . . . . . . . . . . 5-14bit 1 - host transmit interrupt enable(HTIE) . . . . . . . . . . . . .
