Сигнальный МП Motorola DSP56002, страница 63
Описание файла
PDF-файл из архива "Сигнальный МП Motorola DSP56002", который расположен в категории "". Всё это находится в предмете "радиоприёмные устройства" из 7 семестр, которые можно найти в файловом архиве РТУ МИРЭА. Не смотря на прямую связь этого архива с РТУ МИРЭА, его также можно найти и в других разделах. Архив можно найти в разделе "остальное", в предмете "радиоприёмные устройства" в общих файлах.
Просмотр PDF-файла онлайн
Текст 63 страницы из PDF
. . . . . . . . . . . . . 6-61example . . . . . . . . . . . . . . . . . . . . . . . . . . 6-61idle line wakeup . . . . . . . . . . . . . . . . . . . . 6-57transmitting data andaddress characters . . . . . . . . . . . 6-57wired-or mode . . . . . . . .
. . . . . . . . . . . . . 6-57Multiplication Factor . . . . . . . . . . . . . . . . . . . . 3-13—N—Network Mode . . . . . . . . . . . . . . . . . . . . . . . 6-135Network Mode Receive . . . . . . . . . . . . . . . . 6-144Network Mode Transmit . . . . . . . . . . . . . . . . 6-140Normal Expanded Mode (Mode 2) .
. . . . . . . . 3-11Normal Mode Receive . . . . . . . . . . . . . . . . . 6-133Normal Mode Transmit . . . . . . . . . . . . . . . . . 6-130—O—OF0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-88OF1 . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . 6-88OMRchip operating mode (bit 4) . . . . . . . . . . . . 3-7data rom enable (bit 1) . . . . . . . . . . . . . . . 3-6stop delay (bit 6) . . . . . . . . . . . . . . . . . . . . 3-7Y memory disable (bit 3) . . . . . . . . . . . . . . 3-6OnCE Pins . . . . . . . . . . . . . . . . . . . .
. . . . . . . 2-11debug request input (DR) . . . . . . . . . . . . 2-13debug serial input/chip status 0(DS1/OS0) . . . . . . . . . . . . . . . . . 2-11debug serial output (DS0) . . . . . . . . . . . . 2-12On-chip Peripherals Memory Map . . . . .
. . . . .B-3Operating Mode Register (OMR) . . . . . . . . . .B-12Operating Modes . . . . . . . . . . . . . . . . . . . 3-3, 3-7mode 0 - single chip mode . . . . . . . . . . . . 3-8mode 1 - bootstrap from EPROM . . . . . . . 3-8mode 2 - normal expanded mode . . . . . . 3-11mode 3 - development mode . . . . . .
. . . 3-11mode 4 - reserved mode . . . . . . . . . . . . . 3-11mode 5 - bootstrap from host . . . . . . . . . 3-11mode 6 - bootstrap from SCI . . . . . . . . . . 3-12mode 7 - reserved mode . . . . . . . . . . . . . 3-12setting, changing . . . . . .
. . . . . . . . . . . . . . 3-7summary . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8INDEX - 6OR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-23—P—PBC . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . .5-4PBD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4PBDDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4PCAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-13PCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-4PCD .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-4PCDDR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-4PE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-23PEN . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . .2-14Peripheral Memory Map . . . . . . . . . . . . . . . . . B-3PGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-13PINIT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-14Pins (Signals) . . . . . . . . . . . .
. . . . . . . . . . . . . .2-3PLL Control Register (PCTL) . . . . . . . . . . . . B-13PLL Lock State . . . . . . . . . . . . . . . . . . . . . . . .2-14PLL Multiplication Factor . . . . . . . . . . . . . . . . .3-13PLL Pins . . . . . . . . . . . . . . . . . . . . . . . .
. . . . .2-13analog PLL circuit ground (PGND) . . . . . 2-13analog PLL circuit power (PVcc) . . . . . . . 2-13CKOUT Ground (CLGND) . . . . . . . . . . . . 2-13CKOUT Polarity Control (CKP) . . . . . . . . 2-14CKOUT power (CLVcc) . . . . . . . . . . . . . . 2-13output clock (CKOUT) . . . . .
. . . . . . . . . . 2-14phase and frequency locked (PLOCK) . . 2-14PLL filter off-chip capacitor (PCAP) . . . . . 2-13PLL initialization input (PINIT) . . . . . . . . . 2-14PLOCK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-14PM7–PM0 . . . . . . . . . . . . . . . . . . .
. . . . . . . . .6-87Polling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-35Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4-3Port A Address Pins . . . . . . . . . . . . . . . . . 2-4, 4-3Port A Bus Control Pins . . . . . . . . . . . . . . 2-4, 4-3bus grant (BG) . . . . . .
. . . . . . . . . . . . . . . . 2-6bus needed (BN) . . . . . . . . . . . . . . . . . . . . 2-5bus request (BR) . . . . . . . . . . . . . . . . . . . . 2-5bus strobe (BS) . . . . . . . . . . . . . . . . . . . . . 2-6bus wait (WT) . . . . . . . . . . . . . . . . . . . . . . 2-6data memory select (DS) . .
. . . . . . . . . . . . 2-5program memory select (PS) . . . . . . . . . . . 2-4read enable (RD) . . . . . . . . . . . . . . . . . . . . 2-5write enable (WR) . . . . . . . . . . . . . . . . . . . 2-5X/Y select (X/Y) . . . . . . . . . . . . . . . . . . . . . 2-5Port A Data Bus Pins . .
. . . . . . . . . . . . . . 2-4, 4-3Port A Interrupt and Mode Control Pins . . . . . .2-6MODA/IRQA . . . . . . . . . . . . . . . . . . . . . . . 2-6MODB/IRQB . . . . . . . . . . . . . . . . . . . . . . . 2-7For More Information On This Product,Go to: www.freescale.comMOTOROLAFreescale Semiconductor, Inc...Freescale Semiconductor, Inc.Index (Continued)MODC/NMI . .
. . . . . . . . . . . . . . . . . . . . . . 2-7RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-7Port A Signals . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3Port A Wait States . . . . . . . . . . . . . . . . . . . . . 4-13Port BControl Register (PBC) . . . . . . . . .
B-14, B-16Data Direction Register (PBDDR) . . . . . . B-14Data Register (PBD) . . . . . . . . . . . . . . . . B-14GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-3host interface (HI) . . . . . . . . . . . . . . . . . . . 5-3introduction . . . . . . . . . . . . . . . . . . . . . . . . 5-3pin control logic .
. . . . . . . . . . . . . . . . . . . . 5-4Port B Control Register (PBC) . . . . . . . . . . . . . 5-4Port B Data Direction Register (PBDDR) . . . . . 5-4Port B Data Register (PBD) . . . . . . . . . . . . . . . 5-4Port B GPIOtiming . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . 5-8Port CControl Register (PCC) . . . . .B-15, B-21, B-24Data Direction Register (PCDDR) . . . . . . B-15Data Register (PCD) . . . . . . . . . . . . . . . . B-15GPIO . . . . . . . . . . . . .
. . . . . . . . . . . . . 6-3, 6-4introduction . . . . . . . . . . . . . . . . . . . . . . . . 6-3pin control logic . . . . . . . . . . . . . . . . . . . . . 6-4SCI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3SSI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-3Port C Control Register (PCC) . . . . . . . . . . . . . 6-4Port C Data Direction Register (PCDDR) . . . .
. 6-4Port C Data Register . . . . . . . . . . . . . . . . . . . . 6-4Port C GPIOtiming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-9Power Pinsground (GND) . . . . . . . . . . . . . . . . . . . . . . 2-8power (Vcc) . . . . . . . . . . . . . . . . . . . . . . . . 2-8Preamble . . .
. . . . . . . . . . . . . . . . . . . . . . . . . 6-30Program Memory . . . . . . . . . . . . . . . . . . . . . . . 3-3Programming ModelHI . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-12, 5-20SCI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-12SSI . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . 6-83PS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-4PSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-88PVcc . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-13—R—R8 . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . 6-24RCM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-26RD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-5RDF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6-97MOTOROLARDRF . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . .6-23RE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-92Receive Byte Registers(RXH, RXM, RXL) . . . . . . . . . . 5-29, B-20Resetregister contents and . . . . . . . . . . . . . . . . 5-17RESET Pin . . . . . . . . . . . . . . . . . . . .
. . . . . . . .2-7RFS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-95RIE . . . . . . . . . . . . . . . . . . . 6-21, 6-37, 6-39, 6-93ROE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-96RREQ . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . .5-22RWU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-18RX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-97RXD . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10, 6-12RXDF . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . .5-27RXH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-29RXL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-29RXM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-29—S—SBK . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .6-18SC0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-10, 6-82SC1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11, 6-82SC2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-11, 6-83SCCR . . . . . . . . . . . . .