rpd000002952 (161400 (24.05.05).С1 Прицельно-навигационные системы ЛА)
Описание файла
Файл "rpd000002952" внутри архива находится в следующих папках: 161400 (24.05.05).С1 Прицельно-навигационные системы ЛА, 161400.С1. Документ из архива "161400 (24.05.05).С1 Прицельно-навигационные системы ЛА", который расположен в категории "". Всё это находится в предмете "вспомогательные материалы для первокурсников" из 1 семестр, которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "остальное", в предмете "вспомогательные материалы для первокурсников" в общих файлах.
Онлайн просмотр документа "rpd000002952"
Текст из документа "rpd000002952"
Министерство образования и науки Российской Федерации
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования
Московский авиационный институт
(национальный исследовательский университет)
УТВЕРЖДАЮ
Проректор по учебной работе
______________Куприков М.Ю.
“____“ ___________20__
РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ (000002952)
Специализированные ЭВМ
(указывается наименование дисциплины по учебному плану)
| Направление подготовки | Интегрированные системы летательных аппаратов | |||||
| Квалификация (степень) выпускника | Специалист | |||||
| Специализация подготовки | Прицельно-навигационные системы ЛА | |||||
| Форма обучения | очная | |||||
| (очная, очно-заочная и др.) | ||||||
| Выпускающая кафедра | 704 | |||||
| Обеспечивающая кафедра | 704 | |||||
| Кафедра-разработчик рабочей программы | 704 | |||||
| Семестр | Трудоем-кость, час. | Лек-ций, час. | Практич. занятий, час. | Лаборат. работ, час. | СРС, час. | Экзаменов, час. | Форма промежуточного контроля |
| 5 | 72 | 20 | 0 | 16 | 9 | 27 | Э |
| 6 | 72 | 34 | 0 | 16 | 22 | 0 | Зо |
| Итого | 144 | 54 | 0 | 32 | 31 | 27 |
Москва
2011 г.
РАБОЧАЯ ПРОГРАММА ДИСЦИПЛИНЫ
Разделы рабочей программы
-
Цели освоения дисциплины
-
Структура и содержание дисциплины
-
Учебно-методическое и информационное обеспечение дисциплины
-
Материально-техническое обеспечение дисциплины
Приложения к рабочей программе дисциплины
Приложение 1. Аннотация рабочей программы
Приложение 2. Cодержание учебных занятий
Приложение 3. Прикрепленные файлы
Программа составлена в соответствии с требованиями ФГОС ВПО по направлению подготовки 161400 Интегрированные системы летательных аппаратов
Авторы программы :
| Белоусов И.А. | _________________________ |
| Заведующий обеспечивающей кафедрой 704 | _________________________ |
Программа одобрена:
| Заведующий выпускающей кафедрой 704 _________________________ | Декан выпускающего факультета 7 _________________________ |
-
ЦЕЛИ ОСВОЕНИЯ ДИСЦИПЛИНЫ
Целью освоения дисциплины Специализированные ЭВМ является достижение следующих результатов образования (РО):
| N | Шифр | Результат освоения |
| 1 | У-18 | Уметь осуществлять имитационное и полунатурное моделирование процессов функционирования бортовых интегрированных систем летательных аппаратов, определять их характеристики и оценивать их эффективность |
Перечисленные РО являются основой для формирования следующих компетенций: (в соответствии с ФГОС ВПО и требованиями к результатам освоения основной образовательной программы (ООП))
| N | Шифр | Компетенция |
| 1 | ОК-9 | Способен к профессиональной эксплуатации современного оборудования и приборов |
-
СТРУКТУРА И СОДЕРЖАНИЕ ДИСЦИПЛИНЫ
Общая трудоемкость дисциплины составляет 4 зачетных(ые) единиц(ы), 144 часа(ов).
| Модуль | Раздел | Лекции | Практич. занятия | Лаборат. работы | СРС | Всего часов | Всего с экзаменами и курсовыми |
| Универсальные ЭВМ | Стандарты | 20 | 0 | 16 | 9 | 45 | 72 |
| Принципы построения и архитектура БЦВМ | 0 | 0 | 0 | 0 | 0 | ||
| Иерархическая система памяти | 0 | 0 | 0 | 0 | 0 | ||
| Организация обмена информацией | 0 | 0 | 0 | 0 | 0 | ||
| Функционирование процессора | 0 | 0 | 0 | 0 | 0 | ||
| Специализированные ЭВМ | Контроллеры | 34 | 0 | 16 | 22 | 72 | 72 |
| Сигнальные процессоры | 0 | 0 | 0 | 0 | 0 | ||
| Современные архитектуры универсальных процессоров | 0 | 0 | 0 | 0 | 0 | ||
| Современные специализированные процессоры | 0 | 0 | 0 | 0 | 0 | ||
| Современные архитектуры магистралей | 0 | 0 | 0 | 0 | 0 | ||
| Архитектуры БЦВМ | 0 | 0 | 0 | 0 | 0 | ||
| Многопроцессорные системы | 0 | 0 | 0 | 0 | 0 | ||
| Всего | 54 | 0 | 32 | 31 | 117 | 144 | |
-
Содержание (дидактика) дисциплины
В разделе приводится полный перечень дидактических единиц, подлежащих усвоению при изучении данной дисциплины.
- 1. Стандарты
- 2. Принципы построения и архитектура БЦВМ
- 3. Организация обмена информацией
- 4. Иерархическая система памяти ЦВМ
- 5. Функционирование процессора
- 6. Организация микроконтроллеров
- 7. Сигнальные процессоры (DSP)
- 8. Современные архитектуры универсальных процессоров
- 9. Многопроцессорные системы
- 10. Современные архитектуры магистралей
- 11. Современные специализированные процессоры
- 12. Архитектуры БЦВМ
-
Лекции
| № п/п | Раздел дисциплины | Объем, часов | Тема лекции | Дидакт. единицы |
| 1 | 5.1.Стандарты | 2 | Место БЦВМ в контуре управления ЛА. Стандарты проектирования ЭВМ. Стандарты эксплуатации ЭВМ | 1 |
| 2 | 5.1.Стандарты | 2 | Основные особенности БЦВМ. Основные характеристики. Структура типичной ЦВМ. | 2 |
| 3 | 5.1.Стандарты | 2 | Архитектура ЦВМ. Вычислительные и логические возможности. Аппаратные средства. Программные средства. Структура простейшего процессора. | 2 |
| 4 | 5.1.Стандарты | 2 | Шинная структура связей. Режимы работы микропроцессорной системы. Программный обмен информацией. Обмен по прерываниям. Прямой доступ к памяти. | 3 |
| 5 | 5.1.Стандарты | 2 | Шины микропроцессорной системы и циклы обмена. Циклы программного обмена Циклы обмена по прерываниям. Циклы обмена в режиме ПДП. | 3 |
| 6 | 5.1.Стандарты | 2 | Прохождение сигнала по магистрали. Функции устройств магистрали. Функции процессора. | 3 |
| 7 | 5.1.Стандарты | 2 | Запоминающие устройства. Функции памяти. | 4 |
| 8 | 5.1.Стандарты | 2 | Устройств ввода/вывода. Внешние запоминающие устройства. | 3, 4 |
| 9 | 5.1.Стандарты | 2 | Система команд процессора. Команды пересылки данных. Арифметические команды. Логические команды. Команды переходов. | 5 |
| 10 | 5.1.Стандарты | 2 | Адресация операндов. Методы адресации. Регистровая адресация. Косвенно-регистровая адресация. Автоинкрементная адресация. Автодекрементная адресация. | 5 |
| 11 | 6.1.Контроллеры | 2 | Процессорное ядро микроконтроллера. Память программ и данных МК. Регистры МК. Стек МК. Внешняя память. | 6 |
| 12 | 6.1.Контроллеры | 2 | Организация связи микроконтроллера с внешней средой и временем. Порты ввода/вывода. Таймеры и процессоры событий. Модуль прерывания. | 6 |
| 13 | 6.1.Контроллеры | 2 | Вспомогательные аппаратные средства микроконтроллера. Минимизация энергопотребления в системах. Тактовые генераторы МК. Аппаратные средства обеспечени | 6 |
| 14 | 6.1.Контроллеры | 2 | Особенности архитектуры сигнальных процессоров | 7 |
| 15 | 6.1.Контроллеры | 2 | Особенности организации вычислений в многопроцессорных системах | 9 |
| 16 | 6.1.Контроллеры | 2 | Особенности организации хранения и обмена информацией в многопроцессорных системах | 9 |
| 17 | 6.1.Контроллеры | 2 | Архитектуры универсальных процессоров. UltraSPARC. IA-32 | 8 |
| 18 | 6.1.Контроллеры | 2 | Архитектуры БЦВМ. PDP-11. ПОИСК | 12 |
| 19 | 6.1.Контроллеры | 2 | Архитектуры БЦВМ. i80386 и i960 | 12 |
| 20 | 6.1.Контроллеры | 2 | Архитектуры БЦВМ. MIPS 3000. Power PC | 12 |
| 21 | 6.1.Контроллеры | 2 | Архитектуры БЦВМ. R500 и Эльбрус. | 12 |
| 22 | 6.1.Контроллеры | 2 | Архитектуры современных системных последовательных шин. Шина ISA. Шина PCI. | 10 |
| 23 | 6.1.Контроллеры | 2 | Архитектуры современных параллельных шин. Шина SCSI. Шина VME. | 10 |
| 24 | 6.1.Контроллеры | 2 | Архитектуры современных последовательных шин. Шина PCI Express. Шина USB. | 10 |
| 25 | 6.1.Контроллеры | 2 | Современные специализированные процессоры. Контроллеры PIC. | 11 |
| 26 | 6.1.Контроллеры | 2 | Специализированные процессоры. Отечественные контроллеры NVCom | 11 |
| 27 | 6.1.Контроллеры | 2 | Современные сигнальные процессоры. Отечественные DSP Elcore. NVCom | 11 |
| Итого: | 54 | |||
-
Практические занятия
| № п/п | Раздел дисциплины | Объем, часов | Тема практического занятия | Дидакт. единицы |
| Итого: | ||||
-
Лабораторные работы
| № п/п | Раздел дисциплины | Наименование лабораторной работы | Наименование лаборатории | Объем, часов | Дидакт. единицы |
| 1 | 5.1.Стандарты | Ознакомление с интегрированной средой разработки MC Studio 3 для отечественных микроконтроллеров NVCom-02 фирмы ELVIS | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 2, 11 |
| 2 | 5.1.Стандарты | Организация памяти микроконтроллеров NVCom-02 и структура программы для основного RISC ядра | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 4, 5, 11 |
| 3 | 5.1.Стандарты | Организация ввода-вывода в контроллерах NVCom-02 | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 11, 3 |
| 4 | 5.1.Стандарты | Организация многопоточности микроконтроллеров NVCom-02 | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 11, 9 |
| 5 | 6.1.Контроллеры | Система комманд сигнальных ядер микроконтроллеров NVCom-02. Команды обработки данных. | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 11 |
| 6 | 6.1.Контроллеры | Система комманд сигнальных ядер микроконтроллеров NVCom-02. Команды управления. Циклы и процедуры. | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 11 |
| 7 | 6.1.Контроллеры | Система комманд сигнальных ядер микроконтроллеров NVCom-02. Статическое распараллеивание вычислений. | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 11, 9 |
| 8 | 6.1.Контроллеры | Цифровая обработка сигналов DSP ядрами микроконтроллеров NVCom-02 | Компьютерный класс. Интегрированная среда разработки MC Studio 3. | 4 | 9, 7 |
| Итого: | 32 | ||||
-
Типовые задания
| № п/п | Раздел дисциплины | Объем, часов | Наименование типового задания |
| Итого: | |||
-
Курсовые работы и проекты по дисциплине
-
Рубежный контроль
-
Промежуточная аттестация
1. Экзамен (5 семестр)
