LAB_1 (Лабораторный практикум), страница 2
Описание файла
Документ из архива "Лабораторный практикум", который расположен в категории "". Всё это находится в предмете "цифровые устройства и микропроцессоры (цуимп)" из , которые можно найти в файловом архиве . Не смотря на прямую связь этого архива с , его также можно найти и в других разделах. Архив можно найти в разделе "рефераты, доклады и презентации", в предмете "цифровые устройства" в общих файлах.
Онлайн просмотр документа "LAB_1"
Текст 2 страницы из документа "LAB_1"
Рисунок 4 - Схема генератора одиночных импульсов и временная диаграмма генератора
4 Программа работы
1) Минимизировать следующие логические неполностью определённые функции, заданные в таблице 3, и составить принципиальную схему для реализации.
Таблица 3 - Таблица неполностью определенных функций
| N | Принимают значения , равные 1 на наборах | Принимают значения , равные 0 на наборах |
| 1 | 0, 5, 24, 29 | 3, 7, 8, 13, 16, 21 |
| 2 | 9, 12, 17, 20 | 1, 4, 13, 22 |
| 3 | 15, 19, 23, 31 | 0, 11, 22, 27 |
| 4 | 0, 3, 4, 7 | 5, 10, 22 |
| 5 | 3, 10, 15 | 7, 9, 11 |
| 6 | 13, 14, 21, 22 | 7, 9, 23, 28 |
| 7 | 6, 12, 15, 30 | 3, 14, 19, 31 |
| 8 | 11, 14, 26, 31 | 3, 12, 23, 27 |
| 9 | 2, 15, 18, 31 | 3, 6, 10 |
| 10 | 7, 11, 12, 24 | 1, 14, 22, 29 |
| 11 | 2, 15, 17, 19, 27 | 3, 6, 18, 29, 30 |
| 12 | 3,7, 11, 20, 24, 28 | 1, 14, 22, 29 |
2) Минимизировать следующие полностью определённые логические функции, принимающие значения, равные 1 на указанных наборах, и составить принципиальную схему для их реализации.
| 1. | 0,4,8,10,11,12,14 | 7. | 16,18,20,21,22,26,27,28,29 |
| 2. | 17,20,22,25,26,27,28,30,31 | 8. | 0, 2, 3, 12, 13, 15 |
| 3. | 3,6,7,14,15,19,23,30,31 | 9. | 3, 9, 11, 13, 18, 19, 27 |
| 4. | 1,9,11,17,19,25,27 | 10. | 1, 12, 17, 20, 21, 28, 29 |
| 5. | 0,2,4,8,12,13,16,18,28 | 11. | 3, 6, 7, 14, 27, 30, 31 |
| 6. | 7, 13, 15, 25, 27, 29, 31 | 12. | 0,8,10, 12, 13, 15, 26, 31 |
3) Минимизировать следующие полностью определённые логические функции, принимающие значения, равные 0 на наборах, и составить принципиальную схему для их реализации:
| 1. | 0,1,8,9,17,25,28, 29 | 7. | 1, 9, 25, 27, 28, 29 |
| 2. | 0,8,16,20,24,28 | 8. | 6,14, 15, 22, 23, 30 |
| 3. | 3, 11, 15, 31 | 9. | 9, 13, 15, 27, 29, 31 |
| 4. | 3, 10, 11, 18, 27 | 10. | 7, 14, 15, 22, 30 |
| 5. | 7, 11, 15, 22, 23, 30 | 11. | 9, 11, 23, 30, 31 |
| 6. | 3 , 10 , 11 , 22 , 23 , 30 | 12. | 9 , 11 , 21 , 22 , 23 |
4) Минимизировать схему выбора чисел из 5-разрядного счётчика и составить принципиальную схему для реализации (на выходе схемы выбора должна появиться 1 при подаче на вход любого из выбираемых чисел).
| 1. | Всех чисел 20 >= M>= 8 . |
| 2. | Всех чисел M=<7 |
| 3. | Всех чисел M>8 |
| 4. | Всех чисел M<7 |
| 5. | Всех чисел M, кратных 4 ,если M<24 |
| 6. | Всех чисел 12 |
| 7. | Всех чисел 20>M>27 |
| 8. | Всех чисел 12= |
| 9. | Всех нечётных чисел 11 |
| 10. | Всех чётных чисел 11 |
| 11. | Всех чисел 7= |
5) Минимизировать системы функций, описывающих преобразователи одного кода в другой. Коды заданы ниже.
| 1. | I-II | 7. | V-I | 13. | V-III |
| 2. | I-III | 8. | VI-I | 14. | VI-III |
| 3. | I-IV | 9. | IV-II | 15. | VI-IV |
| 4. | I-V | 10. | V-II | 16. | V -IV |
| 5. | I-VI | 11. | VI-II | 17. | VI-V |
| 6. | IV-I | 12. | IV-III | 18. | III-I |
6) Построить схему порогового элемента на К входов (выходной сигнал равен 1, если суммарное число единиц на входах не меньше, чем значение порога P) при разных весовых коэффицентах 
входов, указанных в таблицах 4 и 5.
Таблица 4 - Таблица Таблица 5 - Таблица
| N | K | P | |
| 1 | 3 | 2 | 1 |
| 2 | 4 | 2 | 1 |
| 3 | 4 | 3 | 1 |
| 4 | 5 | 3 | 1 |
| 5 | 5 | 4 | 1 |
| 6 | 5 | 2 | 1 |
| 7 | 5 | 4 | 2 |
| N | K | P | |
| 8 | 5 | 4 | 2,1,2,1,2 |
| 9 | 5 | 3 | 1,2,1,2,1 |
| 10 | 4 | 2 | 1,1,1,2 |
| 11 | 4 | 3 | 2,1,1,2 |
| 12 | 5 | 3 | 1,1,1,1,3 |
| 13 | 4 | 3 | 1,1,1,2 |
| 14 | 5 | 5 | 1,2,3,4,5 |
7) Построить схему сравнения двухразрядных кодов M и P, принимающих значение 1 в следующих случаях:
1) M=P; 2) M
P; 4) M=
=P; 6) M 
P.
8) Построить мажоритарный элемент на 5 входов
В процессе выполнения работы после сборки схемы требуется проверить правильность функционирования последней и устранить допущенные ошибки. Ошибки могут быть сделаны или во время формального синтеза схемы или во время сборки узла. Методика отыскания и устранения ошибок проектирования и синтеза узла заключается в следующем.
Детальному рассмотрению подвергают исходное состояние и комбинацию входных сигналов, при действии на которых выполняется неверный переход, т.е. не соответствующий заданной таблице переходов или выходов устройства. В первую очередь делают подстановку исследуемого набора аргументов в функции возбуждения и выхода и убеждаются, что формально устройство переводится в нужное состояние и формируется заданное значение функции выхода. Если эти условия не выполняются, то ошибка произошла во время формального синтеза и необходимо тщательно перепроверить его этапы.
В противном случае ошибка допущена при сборке узла, тогда поиск ее ведется следующим образом. Для данного исходного состояния устройства и комбинации входных сигналов с помощью индикатора проверяются значения всех функций возбуждения и функций выхода. Если значения каких-либо функций не соответствуют таблице истинности, то ошибки следует искать в комбинационных схемах этих функций.
Последовательно продвигаясь от выхода комбинационной схемы ко входам, с помощью индикатора проверяют значения сигналов на выходах и входах промежуточных логических элементов. Эти значения сверяют с ожидаемыми, которые получают подстановкой данного набора аргументов в исследуемую функцию возбуждения или выхода. Несоответствие значений свидетельствует о неисправности логического элемента или о неправильном соединении элементов. После устранения неисправности повторяют полную проверку функционирования заданного устройства по таблице переходов и выходов.
5 Содержание отчёта
В результате выполнения рабочего задания должны быть подготовлены таблицы логических функций, заполненные карты Карно, принципиальные схемы синтезируемых устройств. По указанию преподавателя для ряда синтезированных схем составляются соответствующие дуальные схемы. На занятии производится сборка схем и проверка правильности их функционирования.
Защита работы производится при представлении отчёта, который должен содержать: индивидуальные задания; минимизацию функции выбранным методом; аналитические уравнения минимизированных функций; уравнения, соответствующие выбранному схемотехническому решению; принципиальные схемы.
6 Контрольные вопросы
6.1 Чем отличаются полностью определённые логические функции от неполных? Как производится их минимизация?
6.2 Как проводится минимизация логических уравнений с шестью переменными?
6.3 Нарисуйте структуру порогового элемента.
6.4 Чем отличается мажоритарный элемент от порогового?
6.5 Дайте понятия основной и дуальной схемы.
Список литературы
1. Шило В.Л. Популярные цифровые микросхемы. - Челябинск: Металлургия, 1989.
2. Алексенко А.Г., Шагурин И.И. Микросхемотехника. - М.: Радио и связь, 1990.
3. Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. -Л.: Энергоатомиздат,1986.
