Горнец Н.Н., Рощин А.Г. Организация ЭВМ и систем (2006), страница 10
Описание файла
DJVU-файл из архива "Горнец Н.Н., Рощин А.Г. Организация ЭВМ и систем (2006)", который расположен в категории "". Всё это находится в предмете "техника и элементная база средств цифровой обработки сигналов (тэбс цос)" из 11 семестр (3 семестр магистратуры), которые можно найти в файловом архиве МГТУ им. Н.Э.Баумана. Не смотря на прямую связь этого архива с МГТУ им. Н.Э.Баумана, его также можно найти и в других разделах. .
Просмотр DJVU-файла онлайн
Распознанный текст из DJVU-файла, 10 - страница
Логику работы дешифратора на два входа описывает табл. 3.10. В соответствии с таблицей истинности логические функции выходов дешифратора имеют следующий вьш: Д~ = аЬ; Я, = аЬ; ~~ = аЬ; гз = аЬ. Функциональная схема дешифратора на два входа с инверсными выходами, выполненная на элементах И вЂ” НЕ, и его УГО приведены на рис. 3.16. Наличие инверсных выходов означает, что на одном из выходов дешифратора сигнал равен нулю, а на всех остальных — единице. Такой дешифратор состоит из нескольких одинаковых схем, не связанных между собой, и называется линейным.
При большом числе входов дешифраторы имеют более сложную структуру (пирамидальные и ступенчатые дешифраторы). Уо Л у2 уз Рнс. 3.16. Дешифратор на два входа: а — функциональная схема; б — уГО 49 Из дешифраторов с некоторым числом входов можно построить дешифратор на большее число входов. Каскадный принцип построения таких дешифраторов поясняется на рис. 3.17, где дешифратор с четырьмя входами выполнен на синхронизируемых двухвходовых дешифраторах с инверсными выходами.
Схема такого дешифратора состоит из двух ступеней. Первую ступень составляет дешифратор на два входа, на который поступают два из четырех входных сигналов (с, Н). Выходные сигналы первой ступени разрешают работу одного из четырех дешифраторов второй ступени, на основные входы которых поступают остальные входные сигналы (а, Ь). В каждый момент времени в зависимости от значений сигналов (с, Н) работает один из дешифраторов второй ступени. Совместная работа всех четырех дешифраторов позволяет формировать один из 16 выходных сигналов в соответствии с входным сигналом (а, Ь, с, с1).
Входы синхронизации С являются инверсными, т.е. при С = 1 на всех выходах дешифратора сигналы равны единице, а при С= 0 только на одном из выходов сигнал равен нулю, так как дешифратор имеет инверсные выходы. Одноразрядный сумматор. Сумматоры выполняют арифметическое сложение чисел, которое производится начиная с младших в 9 1О 11 12 13 14 15 Рис.
3.17. Каскадный дешифратор 50 разрядов чисел. В каждом разряде сумматора выполняются оди- Ло а одиоразр ного е ма ра паковые действия, т.е. суммиру1отся две двоичные цифры в соответствии с правилами сложения двоичных цифр: О О 1 1 — разряды первого слагаемого; ++++ О 1 О 1 — разряды второго слагаемого; О 1 1 10 — разряды суммы (переноса). При сложении двух единиц возникает единица переноса в старший разряд, которую нужно учесть при сложении цифр Примечание. В таблице приняты сле- - Р-Р 'П-томУВ дующие обозначения: а,— цифра ьм каждом разряде сумматора не- разряда пераого слагаемого; Ь; — цифра обходимо предусмотреть воз- 1-го разряла второго слагаемого; р,— можность суммирования трех перенос из разряда 1 — 1; в — значение цифр: двух цифр слагаемых и суммы а разряде; р, — значение пере- единицы переноса из младшего разряда.
В свою очередь, в каждом разряде необходимо сформировать не только значение одного разряда суммы, но и значение единицы переноса в соседний старший разряд. Таким образом, сумматор для сложения многоразрядных чисел можно построить из одинаковых схем, каждая из которых выполняет сложение двух цифр слагаемых и переноса из младшего разряда.
Такая схема называется одноразрядным сумматором. Одноразрядный сумматор представляет собой комбинационную схему с тремя входами и двумя выходами, логика работы которой соответствует следующей таблице истинности (табл. 3.11). В соответствии с таблицей истинности уравнения выходов после минимизации имеют следующий вид: в; = а Ь р;, ч агоре 1 ч а Ь р,, ч агЬгрг,; р; = а;Ь, ч Ь;р; 1 ч а,рг 1. Схемы одноразрядного сумматора и его УГО показаны на рис. 3.18. Полусумматор. 1Толусумматором, или одноразрядным сумматором на два входа, называется схема с двумя входами и двумя выходами, которая реализует следующие функции: М =агйт Ь;; Г;= аЬп 51 ог Ьг Рг-1 аг яг Ь, Ь, Рг-г ог Ь, рг-г где М.
— значение суммы в данном разряде; Гг — значение переноса из данного разряда; аг и Ь, — одноименные разряды слагаемых. Полусумматоры могут быть использованы для построения схем одноразрядных сумматоров на три входа, а также схем ускорения умножения. Варианты схемы полусумматора и его УГО приведены на рис. 3.19. а, Ь ня м а, Ьг Рис. 3.!9. Полусумматор: а — схема; б — УГО; в — схема одноразрядного сумматора на основе полусумма- торов 52 Рис.
3.18. Одноразрядные сумматоры: а — схема сумматора нв элеменгвх И вЂ” НЕ; б — схема сумматора с использовв- нием элементов сложения по модулю 2; в — УГО Многоразрядные сумматоры. Они строятся из одноразрядных сумматоров. Число одноразрядных сумматоров равно разрядности слагаемых. При этом одноразрядные сумматоры связаны между собой только цепями переносов.
Схема четырехразрядного сумматора показана на рис. 3.20. На входы а; и Ь; подаются соответствующие разряды слагаемых, на вход р, поступает перенос из соседнего младшего разряда сумматора. Значение суммы в данном разряде подается на выход зь значение переноса р; — в соседний старший разряд. Недостатком схемы рис. 3.20 является большое время суммирования, так как единица переноса может проходить последовательно через все разряды сумматора (например, при сложении чисел типа 01111111 и 00000001). Такая схема называется сумматором с последовательными переносами.
Для уменьшения времени задержки используют сумматоры с параллельными (рис. 3.21), сквозными или групповыми переносами. Сумматор с параллельными переносами состоит из схемы формирования суммы и схемы ускоренных переносов. Схема 4ормирования суммы (верхняя часть рис. 3.21) выдает сигналы разрядных сумм. Схема ускоренных переносов вырабатывает сигналы переноса одновременно во всех разрядах. Идея построения таких схем заключается в том, что сигнал переноса должен обходить группы разрядов сумматора, в которых значение суммы или переноса равно единице.
Это достигается за счет анализа значений слагаемых как в текущем разряде сумматора, так и во всех младших разрядах. Для упрощения схемы вводят вспомогательные функции формирования и распространения переносов. Функция формирования переноса Г; описывает условие возникновения переноса в разряде Ь Р; = а;Ь;. Функция распространения переносов Я; определяет условие, при котором сигнал переноса из младшего разряда передается в соседний старший разряд: Я; = а; ~ Ьь Тогда перенос из данно- а| ь, вь Рис. 3.20.
Четырехразрядный двоичный сумматор: а — схема; б — УГО 53 Рис. 3.21. Сумматор с параллельными переносами го разряда передается, если р; = Г; ~ Я;р; ~ = 1.Схема ускоренных переносов (см. рис. 3.21) построена с учетом рекурсивного характера функций рь Сигнал переноса формируется одновременно, при этом он во всех разрядах проходит через три логических элемента, и, следовательно, задержка сигнала переноса не зависит от разрядности сумматора. Сумматор с параллельными переносами требует значительных аппаратурных затрат, причем сложность схемы сильно возрастает с увеличением разрядности сумматора. Поэтому многоразрядные сумматоры могут вьпюлняться с групповыми переносами.
Для этого сумматор разбивают на группы разрядов. Переносы в группах и между группами организуют параллельно, последовательно или по принципу сквозных переносов (рис. 3.22). В сумматорах со сквозными переносами сигнал переноса формируется в соответствии с функцией р, = А,рь, = (а, ~ Ь,)рьи При этом сигнал переноса проходит в каждом разряде только через один элемент И, что меньше, чем в сумматоре с последовательными переносами.
Таким образом, сумматор со сквозными переносами занимает промежуточное положение между сумматорами с параллельными и последовательными переносами по быстродействию и аппаратным затратам. Рис. 3.22. Сумматор со сквозными переносами Двоичио-десятичиые сумматоры. При обработке больших массивов десятичных чисел значительная часть времени расходуется на перевод чисел из одной системы счисления в другую. В этом случае целесообразно выполнять обработку данных непосредственно в десятичной системе счисления.
При этом для представления десятичных чисел используют различные двоично-десятичные кодьь Десятичные цифры представляются двоичными тетрадами. Сложение тетрад выполняется с помощью двоично-десятичных сумматоров. Двоично-десятичный сумматор строится на основе четырех- разрядного двоичного сумматора, в котором перенос возникает, если значение суммы равно или больше 16. Но при сложении двух десятичных цифр перенос должен возникать, если их сумма равна или больше 10, поэтому для правильного сложения двоичнодесятичных цифр двоичный сумматор дополняется схемой коррекции. Коррекция выполняется для каждой тетрады суммы отдельно. Правила коррекции зависят от используемого двоичнодесятичного кода.
Для кода прямого замещения коррекция суммы выполняется по следующим правилам: 1. Если двоичная сумма не более 9, то коррекция не требуется. 2. Если двоичная сумма принимает значение от 10 до!5, необходимо искусственно вызвать перенос в следующую тетраду. Для этого коррекция выполняется путем прибавления к тетраде десятичного числа 6 или двоичного 0110. 3.
Если двоичная сумма принимает значение от 16 до 19, то возникает перенос из тетрады, который имеет вес, равный 16, и уменьшает значение суммы на 6. Коррекция выполняется так же, как и во втором случае, прибавлением двоичного числа 0110 к данной тетраде. Таким образом, при сложении двоично-десятичных чисел в коде прямого замещения коррекция выполняется в тех тетрадах, 55 в которых возникла запрещенная комбинация или из которых возник перенос.
При сложении чисел со знаком используются обратный или дополнительный код. Для получения ОК к каждой тетраде прибавляется двоичное число 0110, а затем все цифровые тетрады инвертируются. Дополнительный код получают из обратного путем прибавления единицы к младшей тетраде. Пример 3.1, Определить сумму чисел в двоично-десятичном коде, если Ан = -183' Вм = 924.