Горнец Н.Н., Рощин А.Г. Организация ЭВМ и систем (2006), страница 9

В основном поле указывается назначение элемента (триггер), а в дополнительном — обозначение входов, т.е. тип триггера. Инверсный выход триггера отмечается кружком. Инверсными могут быть и входные сигналы. Так, при построении ЯЮ-триггера на элементах И вЂ” НЕ действующими (активными) являются инверсные значения входных сигналов Я и о' (сигналы «0»). Это означает, что для переключения триггера из одного состояния в другое нужно подать сигнал «О» на соответствующий вход триггера (Я или о"). Инверсные входы на схемах также отмечаются кружком. Заметим, что таблицы переходов триг- я т Рис. 3.7.

Асинхронный КЬ-трипер: а — на элементах ИЛИ вЂ” НЕ; б — на элементах И вЂ” НЕ; в — УГО асинхронного Яб-триггера с прямыми входами; г — УГО асинхронного Я5-триггера с инверс- ными входами герон обычно приводятся для прямых значений входных сигналов. Асинхронный 11о-триггер представляет собой бистабильную ячейку, поэтому он используется как основа при построении всех триггеров. Синхронный хго-триггер.

Этот триггер имеет дополнительно вход С, на который поступает синхросигнал. Информационные сигналы 11 и 5 могут изменять состояние триггера только при значении синхросигнала С = 1. Таблица переходов синхронного 115-триггера состоит из двух частей. Первая часть таблицы описывает переходы триггера при С = 1 и совпадает с таблицей переходов асинхронного триггера (см.

табл. 3.2). Когда С = О, триггер не меняет своего состояния при любой комбина- Т блица 34 ных входах и логика его переааеРеходы синхронного Ял тригтеРа ходов может быть описана табл. 3.4. Отметим, что при С = 0 разрешенными являются любые комбинации входных сигналов, в том числе Я = 1, 5=1. На рис. 3.8 приведены функциональные схемы синхронных йо-триггеров, реализованных на элементах И вЂ” НЕ и 42 Рис. 3.8.

Синхронный Я5-триггер: а — на энементах И вЂ” НЕ; б — на ааементах И вЂ” ИЛИ вЂ” НЕ; в — УГО И вЂ” ИЛИ вЂ” НЕ, и их условное графическое обозначение. Кроме основных входов Я и Я там показаны дополнительные входы Я, и Юн которые являются асинхронными. При подаче сигналов на них состояние триггера может изменяться независимо от значения сигнала С.

Следует отметить, что в каждый момент времени можно управлять переходами триггера только с помощью синхронных или асинхронных входов. Двухтактиый хгЯ-триггер. Триггеры используются в различных узлах ЭВМ, между которыми осуществляется передача информации. Устойчивая работа цепочки триггеров происходит только в том случае, когда запись новой информации в триггер производится после считывания прежней и передачи ее в следующий по цепочке триггер. Зто возможно при использовании двух серий синхроимпульсов, сдвинутых относительно друг друга на полпериода. Такой принцип управления и синхронизации применяется в двухтактных триггерах. Двухтактные триггеры используются в сдвигающих регистрах, а также в качестве элементов памяти в цифровых автоматах с памятью для устранения эффекта гонок. Простейшая схема двухтактного ЯХ-триггера может быть постРоена из двух однотактных, причем синхросигналы на входы С первого и второго триггеров должны подаваться в противофазе.

Зто делается с помощью инвертора (рис. 3.9, а). В основном поле условного графического обозначения двухтактного триггера записываются две буквы Т(рис. 3.9, б). Особен- 43 ности переключения двухтактного триггера из одного состояния в другое поясняются временнбй диаграммой (рис. 3.9, в). Пусть оба триггера находятся в состоянии «0» и на входы триггера поступают сигналы Я = 1 и Я = 0 (запись в триггер сигнала «1»), При поступлении на вход ЯЯ-триггера сигнала С = 1 входная информация по переднему фронту сигнала С запоминается в первом однотактном триггере (он переходит в состояние «1»), Второй однотактный триггер хранит информацию о предыдущем состоянии, так как на его входе С = О. По окончании действия синхросигнала (по заднему фронту), т.е.

при С = О, первый триггер переходит в режим хранения, а информация с выходов первого триггера передается на вход второго триггера. Так как на входе второго триггера сигнал С = 1, он также переходит в состояние «1». В результате к началу следующего такта на выходе двухтактного ЯЯ-триггера появится сигнал состояния, соответствующего входной информации. Аналогичным образом производится запись в двухтактный триггер сигнала нуля. Для установки ЯЯ-триггера в «0» или «1» независимо от присутствия сигнала на входе С в схему вводят прямые или инверсные Рис. 3.9. Двухтактный Яо"-триггер: а — схема; б — УГО; в — временная диаграмма работы Рис.

3.10. Двухтактный ЯЯ-триггер с дополнительными входами Я и 5: а — схема; б — УГО входы Я и Я асинхронной установки (рис. 3.10, а) и отображают их на УГО (рис. 3.10, б). Асинхронный и синхронный Р-триггеры. В вычислительной технике широко применяют Р-триггеры, которые реализуют функцию временной задержки входного сигнала. Также Р-триггеры имеют один информационный вход. Логика работы асинхронного Р-триггера описывается таблицей переходов (табл. 3.5). В асинхронном 13-триггере состояние (выходной сигнал) 1;1„, повторяет значение входного сигнала Р„ поэтому асинхронный Р-триггер по существу не является элементом памяти и рассматривается только как основа для построения синхронного Р-триггера.

Функциональная схема и УГО синхронного Р-триггера, построенного на основе синхронного ЯЯ-триггера, показаны на рис. 3.11. Для преобразования Яо"-триггера в Р-триггер сигнал Р подается на вход Я непосредственно, а на вход Я вЂ” через инвертор. Если при С= 1 на вход Р подать сигнал «1», то триггер перейдет в состояние «1», а при подаче сигнала Р = 0 в триггер будет записан Таблица 3.5 Таблица 3.6 Переходы аенахроаного Э-т1ацтера Переходы еинхроааого Р-триггера 45 Рис. 3.11. Синхронный Р-триггер: а — схема; б — УГО «0».

Таким образом, для записи в Р-триггер единицы на вход Р нужно подать сигнал «1», а для записи нуля — сигнал «0» (так как триггер синхронный, на вход С необходимо в обоих случаях подавать сигнал «1»). Зто делает Р-триггер удобным для использования в схемах статической памяти, так как для записи достаточно иметь одну линию на разрядданных. При этом сигнал Сявляется общим для всех разрядов записываемых данных.

Логику работы синхронного Р-триггера описывает табл. 3.6. Зту логику можно охарактеризовать выражением «что надо записать в Ю-триггер, то и подается на его вход». Наличие входа синхронизации позволяет записывать новые данные в триггер только в определенные моменты времени (при С= 1). В промежутках между ними данные в триггере сохраняются без изменения.

При чтении данных из триггера его состояние также не меняется. Т-трипер. Этот триггер имеет один информационный вход. Логику работы асинхронного Т-триггера характеризует таблица переходов (табл. 3.7). При Т = 1 асинхронный Т-триггер меняет свое состояние на противоположное, а при Т= 0 состояние триггера не изменяется. (Аналогичную логику работы имеет кнопочный выключатель на- Табл и ца 3.7 Таблица 3.8 Переходы асинхронного Т-трипера Переходы синхронного Т-триггера ~гольной лампы, который меняет состояние лампы при каждом нажатии кнопки.) Так как Т-триггер суммирует (или подсчитывает) по модулю два числа единиц, поступающих на его информационный вход, то Т-триггер называют также триггером со счетным входом.

Логику работы синхронного Т-триггера описывает табл. 3.8. При С = О триггер не изменяет своего состояния, а при С = 1 работает как асинхронный Т-триггер. Ф кциональная схема Т- игге а мо- ун тр р б жег быть построена на основе синхронного яя-триггера (однотактного или двухтактно- Рис. 3.12. Асинхронный го). Схемы асинхронного и синхронного Т- Т-триггер: ТРИГГЕРОВ ПОКаЗаНЫ На РИС. 3.12 И 3.13 СООт- «схема б УГО ветственно.

Поскольку на этих схемах сигнал с выхода триггера поступает на его же вход, триггер должен во время переключения сохранять состояние и одновременно воспринять новую информацию. Для устойчивой работы в этом случае целесообразно использовать двухтактные триггеры. ХК-триггер. Такие триггеры называют универсальными. Универсальность схемы УК-триггера состоит в том, что простой коммутацией входов и выходов можно получать схемы других типов триггеров.

УК-триггер имеет два информационных входа. Вход У используется для установки триггера в состояние «1», а вход К вЂ” в состояние «0», т.е. входы Т и К аналогичны входам Я и Я ЯЯ-триггера. Отличие ГК-триггер от ЯЯ-триггера заключается в том, что на входы Хи К могут одновременно поступать сигналы «1». В этом случае .ГК-триггер изменяет свое состояние.

Таким образом, он работает так же, как ЯХ-триггер, за исключением комбинации сигналов Г = 1; К = 1, при которой он работает как Т-триггер. Рис. 3.13. Синхронный Т-триггетх а — схема; б — УГО 47 ! ! ! Рис. 3.14. Двухтахтный ГК-триггер: а — схема; 6 — УГО Х С К р С Рис. 3.15. Схемы преобразования ХК-триггера: а — в Р-трипер; б — в Т-триггер; е — ЛЯ-триггер Таблица 3.9 Таблица 3.10 Переходы гК-трштера Логика работы дешифратора 48 При С = 1 переходы УК-триггера описывает табл.

3.9. Функциональная схема двухтактного ГК-триггера и его УГО показаны на рис. 3.14. Этот триггер представляет собой комбинацию ЯЯ- и Т-триггеров, что согласуется с логикой его работы. Примеры построения других типов триггеров на основе УК-триггера представлены на рис. 3.15. Следует отметить, что триггер любого типа можно преобразовать в любой другой триггер. 3.4. Типовые узлы комбинационного типа Дешифраторы. Дешифраторы 2)С имеют несколько входов (н) и несколько выходов ()у) и предназначены для преобразования входного кода в сигнал только на одном из выходов.

Обычно )у = 2". Такие дешифраторы называются полными. Входной сигнал рассматривается как двоичное число. При поступлении числа на входы дешифратора только на одном его выходе, номер которого равен числу на входе, выдается сигнал «1», а на остальных выходах— сигнал «О». Нумерация выходов начинается с «О». Например, если дешифратор имеет три входа и на него поступает сигнал «101», то на пятом выходе возникнет сигнал «1», а на остальных выходах— «О». Дешифраторы используются, например, в устройствах памяти для выбора заданной ячейки по ее адресу.