Популярные цифровые микросхемы (944146), страница 26
Текст из файла (страница 26)
рис. 1.30, б). На рис. 1.111,а показана реализа. ция схемы суммирования двух одноразрядных чисел, состоящая иа элементов исключающее ИЛИ и И. Схема имеет два выходных провода: суммы Х н переноса С, Такая схема назывэется полусумматором. Таблица состояний полусумматорэ показана на рнс. 1.111,б. Полный сумматор должен иметь вход для приема сигнала Выход переноса С, (здесь и — число разрядов в суммнруемых словах). Схема полного сумматора двух олиоразрядиых слов показана на Е Е Е Х рнс.
1.112, о, а таблица его состояний на рис, 1.11.2, б. В последнем столбне таблицы результаты ))3 ()2 01 ()0 суммирования даны в десятичной форме. В присутствии входной единицы переноса С„ сумма чисел Тгй ))1 Ор (г( — П А и В увеличивается иа 1, Полные сумматоры многоразрядных чисел составляются из 110 1)( 1) О( 2) одноразрядных и могут складывать многоразрядные числа двумя способами: параллельным или последонатсльным.
)гО )у( — 1) 1)( — 2) (г( — 3) Нэ ряс. 1.113 показана структура пятиразрядиого параллельио- з сумматора. Здесь поразрядно (в параллель) суммируются два пяти азрядных слова: разряд АО с разрядом ВО, А1 с В! и так далее до .5 с В5. При этом в каждом элементарном сумматоре получаются арциальные суммы ВО, Е! — 25 и сигналы внутреннего переноса С,+ь вторые последовательно поступают на вход переноса С, более стар» 4К+4Ыж О~У бЦ®С 4В а) Ю) зис. 1.1!1.
Полусумматор (а) и таблица его состояний (б) 4 Ю В и Я и/ зис. 1.112. Полный сумматор (а) н таблица его состояний (б) него сумматора. Шестой выходной провод содержит сигнал переноса .„+,=С, (единица в шестом разряде). Таким образом, полная выход<ая сумма сумматора (рис. 1.!13) составляет 1111!1, т.е. 63 в деся. ичиом эквиваленте. Данное устройство нетрудно сделать любой длины, однако сумхирование будет закончено лишь тогла, когда истечет время распро.транения сигналов переноса С, через всю цепь одноразрядных сум- маторов. Вольшое время распространения сигнала ограанчивает применение параллельных сумматоров. Такой перенос иногда называют пульсирующим.
Последовательный двоичный сумматор (рис. 1.114) содержат тря п-разрядных регнстра; регистры слагаемых А и В н регистр суммы Х. Суммнруемые слова загрузкаются в регистры А и В поразрядно. С такой же скоростью одни такт — один разряд происходнт н суммирование, т.е. заполнение регистра суммы В. Дополннтельный 0-триггер СлодоЯ лрододод) Глодод(5 лрододод) Ен+ь Е4 Ед Е2 Е ! Е(У Взгход переноса Выходы сумнгы (В лрододод! Рис. 1.113. Пятиразрядный параллельный сумматор необходим для запоминания на одни такт разряда С„ для переноса его в разряд С,+ь Регистры последовательных сумматоров могут иметь параллельную загрузку. Если необходимо, чтобы переменные числа В прнбавлялнсь к постоянному чнслу А, регистр числа А надо запустить в режиме рециркуляцин (штриховая лнння на рис. 1.П4).
ь ! ь 4 Рис. 1 П4. Последовательный сумматор: у — ппснедпннтнньные аноды; у — тантпнын входы; 3 — пхпд упрнплевнн рецнрнулпцнеа; 4 — влад рецнркулацнн 155 Параллельные, комбииаториые (безрегистровые) сумматоры обеспечивают наибольшую скорость суммирования, если снабжаются схемой ускоренного переноса СУП. В результате действия СУП разряд С„е~ появляется на выходе одновременно с разрядамн суммы Х. Номенклатура рассматриваемых здесь сумматоров приведена в табл.
!.85. Т а б л и ц а !.85. Сумматоры ТТЛ р!омер микросхемы Обоеиече- ике Серия б К 155 КМ155 К555 КМ555 283 Микросхема К155ИМ! (рис. 1.115) — полный сумматор. Он применяется для параллельного и последовательного суммирования чисел с двумя и большим числом разрядов. Каждый вход сумматора слов А и В имеет развитую логику: основные входы данных АО, А! и ВО, В1, которым сопутствуют инверсные входы данных А* и В', а также входы управления Аее и В**.
На вход Ся подается входной сигнал переио. са. Выход сигнала переноса инверсныи Сею (активный уровень низкий). лр л! де и'" Сп йо д! д' рпе! 156 а) Рис. 1.1!5. Сумматор ИМ! (а) н его цоколевка (б) у!! д! О л'" д" л! ло Выходные коды суммы выдаются в прямом (Х) и анверсиом (Х) виде. Если данные подаются на входы АО, А! и ВО, В1, цепи выводов А' и В' следует разомкнуть. Напротив, если выводы А' и В* используются как входы данных, иа входы АО (кли А!) н ВО (или В!) следует подать напряжения низкого уровня, В точках А и В выполняются логические уравнения.
А = А" + А'*+ АОА1, (1.!1) В =- В* —,'- В" + ВОВ1. (1.!2) Состояния сумматора для логических уровней в точках А и В представлены в табл. !.86, где учтены как низкий, так и высокий входные уровни переноса С . Микросхема К!55ИМ2 (рис. 1.!!6) — сумматор без дополнительных Т а б л и ц а 1.8о. Состояния сумматора К555ИМ1 Вход Выход со+1 н л В В В Н В Н Н Н Н Н Н В В Н В В Н Н Н В В Н В В В Н Н В Н В.
В Н Н В В Н В Н Н В Н Н Н Н В В В В ыл хт) Рис. !.1!6. Сумматор ИМ2 (а) и его . цоколевка (б) инверсных и управляющих входов. В табл. 1.87 сведены все возмож. иые для сумматора ИМ2 состояния (обозначения выводов здесь такие же, как у сумматора ИМ1). В колонках ХО отображается сумма младших разрядов АО н ВО, в колонках Х! — старших А! и В1. Микросхема К155ИМЗ (рнс. 1.117) — быстродействующий полный сумматор. Ои принимает два четырехразрядных слова по входам данных АΠ— АЗ н ВΠ— ВЗ, а по входу ф— сигнал переноса.
Внутри сумматора имеется СУП. Суммы разрядов входных слов появляютси иа выходах ХΠ— ХЗ. На выходе Ся ю выделяется сигнал переноса, Сумматор работает со словами как положительной (высокий уровень — единица), так и отрицательной (низкий уровень — едяница) логик. Суммирование происходит согласно уравнению: Сн + 2о (АО + ВО),+ 2т (А! + В1) + 2з (А2 -)- В2) + +2з(АЗ ! ВЗ) 2зХО+2тХ1+2зХ2 ! 2зХЗ+2хСвх!. (1,13) )гу В первой строке табл. 1.88 показан пример суммирования логических уровней.
Если активным (единицей) считается напряжение высокого уровня, то цифровой результат суммирования окажется 19 (вторая стропа табл. 1.79), При активном напряжении пивного уровня Та бл и па 1.87. Состояния сумматора К155ИМ2 Вклад Влад На С„ напра:капка ккзкого уроапя На Сп яапряжекия яысокага урания АО ВО А1 В\ ЕО Ег С Ед Е1 Се+1 цифровой результат 12, поскольку появилась 1 на входе переноса Сж Однако если выбрана положительная логика, вход С, нельзя оставлять неприсоеднненным. Если вход ие используется, его следует присоединять к напряжению с низким уровнем. Табл ни а 1.88.
Примеры суммирования чисел микросхемой К155ИМЗ Сп АО А1 А2 Аз ВО В1 В2 Вз ЕО Е1 Е2 Ъч Си+1 Ыяагрояоя результат Данные ва входе Электрические уровни Активный уровень В Активный уровень Н Н Н В Н В В Н Н В В В Н Н В О 0 1 0 1 1 0 0 1 ! ! 0 0 1 1 1 0 1 0 0 1 1 0 О 0 1 1 0 10+9=19 С„+5+б=12 Микросхема К555ИМО (рис. 1.!18) — сумматор. Он, как и К555ИМЗ, складывает два четырехразрядиых двоичных слова плюс входной перенос.
По схеме и ноколевке сумматор ИМО не соответствует ИМЗ, хотя уравнение суммирования у них одинаковое. Из-за 158 Н В Н В Н В Н В Н В Р! В Н В Н В Н Н Н Н В Н В Н Е! В Н В В В В В Н Н Н Н В Н В Н Н В В В В . В Н Н .Н Н Н Н Н Н В В В В В В В В Н Н Н В Н Н В Н Н Н В Н Н В Н В В Н В В Н Н Н В Н В Н В В Н В В Н Н Н В Н Н В В Н В В Н В Н В В В Н Н Н В Н Н В Н В В Н В В Н Н Н В Н Н В В Н В В В Н Н Н В Н Н В В Н В В Н В Е! В В Н В В В В В авх лала лгвг лгвг ЛВВВ лбова лзвг лгвг ЛВВЗ -лг вг 'лгзвг лб кт ''лгхвг лввУ ва 'Х/ Вг а) о Рис. 1.!!7.
Сумматор ИМЗ: о — схема генератора разрядов суммы; б — Схеме выхода разряда псрсвооа; о цоковсвха 159 симметрии двоичной логики ИМ6 можно использовать как с высоко-, так и с низкоуровневой логиками (см. пример суммирования чисел, табл. !.88). Сумматор К555ИМ6 потребляет ток питания 34 мА, время задержки распространения снгнала от входов до выходов Х составляет 24 нс (до выхода переноса Сом не более 17 нс). Микросхема К55оИМ7 (рис.
!.119, о) — четыре последовательных сумматора-вычитателя, имеющие общие цепи тактовых импульсов С и сброса Сйй. Основное применение данных сумматоров — обслузкиваиие перемножаюшей микросхемы К55осИП9. Каждый сумматор Х1 — Х4 имеет управляющий вход 5/А (дается команда ецй(гас!от/аИег, т. е. вычитатель/суммзтор), два входа данных А и В, а также последовательный выход суммы Х. В табл. 1.89 указаны три режима работы каждого сумматора: суммирование (ва входе 8/А — напряжение нвзкого уровня), вычитание (8/А=В) и сброс, который пронсходвт асинхронно, бсз тактового импульса.
Во время сброса в триггеры суммвровапвя записываются напряжения низкого уровня, а во внутренние триггеры Гат! и! ЕО бп )1555ИГ17 42 Гг' (5бб о) Рис. 1.1!9. Сумматор. вычислитель К555ИМ7 (а) и цоколевка иеремиожптеля К555ИП9 16) 160 и бббгбб бе ба бб бабам ! и бббббвб ! г б ! б Хгбб А! Ебббб б) а) Рис. 1.118. Сумматор ИМ6 1а) и его цоколевка 15) СЬ Л Л У КФ ХХ бр Т а б д я ц а 1 В9, Состояния микросхемы К655ИМ7 Внутренана вход переноса а1д Н ~ Н ~ х н н Сброс х н~в в~н~н(Н~1~Н(н~ в~н)н(н в ~н)н1в~ 1 ~н~н в~н)н)в Суммирование В ~ Н ~ В ~ Н ~ 1 ! Н ~ Н в)н)в~н в)н)в~в В ~ Н ~ В ~ В ~ 1 ! В ~ В в!в ~н!н!1~н~н в ) в ~ н ) н ) 1 ~ в ) в в ! в ! н ! в ~ 1 ~ н ( н в~в)н)в Вычитание в1в~ в в в ! в н в н в в в Н вЂ” УВЗ 191 си ) в ) в в ! в ~ Се+а и 1пос- сда 1) ~ ле 1 1 х ) В ~ В в ~ н в ~ в в ! в н ~ в в ! н н~ в Выход нпо! (после Н Вход Паука.
сигнал У вЂ” 1 Выход х Функция х, Дан. ные Загрузка нового множнмого. Сорос регистров суммы и переноса а Яочч В Н Сдвиг в регистре суммы Н В Япчц Г!рибавление мнажимого к сумме в регистре н сдвиг к В Яо+а Вычитание множимого из суммы регистра и сдвиг В В Яцч-! Сдвиг в регистре суммиро- вания Микросхема К555ИП9 (рис. 1.119, б) — перемножитель, который является разделяющим (зейцепИа!) логическнм элементом. Он перемножает восьмиразрядное множимое число ХΠ— Х7 поразрядно (по 1 биту) на последовательное слово-множитель, поступающее в виде потока иа вход У, Получаемые данные накапливаются в восьми внутренних защелках.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
