Популярные цифровые микросхемы (944146), страница 28
Текст из файла (страница 28)
Его структурная схема остается прежней, но выходы здесь имеют три состояния. Йаэначение выволов микросхемы ИР26 соответствует выводам К155ИП1. Запись данных проводится согласно табл. 1.97, однако при считы. нанни напряжение высокого уровня, поданное на вывод разрешения сштывания ЕЕ, переводит выходы в разомкнутое состояние 2 (см. табл.
1.98). Выходы с тремя состояниями позволяют соединять 128 таких приборов. Это даст 5!2 мест расположения четырехразрядных слов. Ограничивающий фактор составления столь больших стеков (штабелей) памяти — чрезмерные выходные токи в момент, когда нз входах Т а блица 1.98 Выбор режима считывания иэ памити К555ИР26 Вход Выход ои Режим виутреииих нлюиеа и!Е 'юЕ г(Е еуу Н Считывание дан- ных Н В В х В Е Запрет Рис, 1.124. Регистр памяти К555ИР26 169 присутствуют напряженая высокого уровня.
При дальнейшем парашина. иии памяти для стекаиия этих токов следует подключать внешние каллекторные резисторы нагрузки. Как и в микросхемах РП1,для параллельного наращивания длины запоминаемых слав требуется соеди. нить вместе разрешающие и адресные входы соответствующего числа ОЗУ. Потребляемый ОЗУ К655ИР26 ток питания ие более 50 мА, время задержки распространения сигнала от входа данных до выхода ие превышает 45 нс.
Микросхема К155РПЗ (рис. 1,125)' — регис~ровое ЗУ. Его основой служит 16-разрядный файл-регистр, имеющий организацию 8 словХ Х2 бита (т.е. слова расположены в регистре по восьми адресам), Регистр снабжен входными и выходными портами для записи н чтения дзухразрядных слов. Регистр памяти обслуживают три порта: порт входных данных А, порт выходных данных В (эти порты независимы, они имеют собственную адресацию), а также двухсекциониый порт С. Секции входных и выходных данных порта С имеют общие адресные входы.
Каждый порт имеет по тРи адРесиых входа Ад„, АВ и Асы чта дает восемь адРе. сов в регистр. Эти адреса позволяют абменвваться с накопительным регистрам восемью двухбитными словами. Яеюлаз А~ ллх г л,а.у у гг, д„п азг л~з чзт ага Лг а,л а,г л,а л,~л,г ау зллг Агап йй АгА~Ла Р7,Р, пс ао. Рис. 1.125. Трехпортовое регистровое ЗУ К155РПЗ (а) и его цоколев- ка (б) Через порт В двухбитаое слово поступит на выходы Овз, Явы если на вход разрешения чтения ВЕн подано напряжение низкого уровня.
Этн выходы будут иметь разомкнутое Е.состояние, если на входе йЕв присутствует напряженно высокого уровня. Считывание не зависит от наличия тактового импульса. Через входную секцию порта С слово можно записать в регистр по одному нз восьми адресов одновременно с записью по другому адресу слова через порт А (за один положительный псрепад на тантовом входе Т). Одновременнаи запись через порты А и С по одному 170 Одновременно можно проводить операции по трем местам расположения слов: можно записать слово через порт А, по другому адресу прочитать слово через порт В, по третьему адресу через порт С можно прочитать и записать слова.
Данные нз порта А пройдут в регистр памяти по выбранному адресу, если на вход разрешения записи %Ел подано напряжение низкого уровня, а затем на тактовый вход С посту. пает положительный перепад напряжения (от низкого уровня к высокому). Та бл и ца 1.99а. Условия записи в ЗУ К!55РПЗ Та 6 ли ц а 1 996. Условия чтения нз ЗУ К155РПЗ Вход Вход Адреееввво в регвсгр Регхвм Выход с!в ддресо- вмю в ре- гвсгр Режим Запись данных Н В Е Чтение Н В Н Н В В х В Без измене- ний Н В Хранение Отклю- чение Микросхемы К155ПР6 и К155ПР7 (рис, !.126) — преобразователи двоично-десяпщных слов в двоичные и двоичных слов в двоично-десятнчные соответственно. Основа нх — запоминающая матрица с организацией 32Х8 (т, е.
256 бит). При изготовлении микросхемы в этой матрице ячейки соединяют в соответствии с программами преобразований. Матрицей управляет дешифратор адресов с 5 входами и 32 выходами. В табл. 1.100 дана сволка кодов на входах н выходах ПЗУ К!55ПРО. Здесь иа входы АΠ— А4 подается двоично-десятичный код. Нифровой вес разрядов; на входе АΠ— 1, на входе А1 — 2, на входе А2 — 4. На старших входах АЗ и А4 вес соответственно 5 и 10. Вход И разрешает преобразование при нахождении низкого уровня. Напряжение высокого уровня на входе КЕ запрещает преобразование, а на выходах ОΠ— О4 появляются напряжения высокого уровня. Выходы Яб — Я7 для преобразования не используются (онн необходимы для получения комплементарных кодов).
В табл. 1.101 показаны состояния ПЗУ К!55ПР7. Здесь иа входы 171 адресу считается конфликтной ситуацией. Через порт В и выходную секцию порта С можно читать два двухбитных слова одновременно. Регистр построен на двухступенчатых триггерах мастер-помощник. Если на входы разрешения записи %Ед с поданы напряжения низкого уровня, триггеры-мастера примут входные данные.
Данные передаются триггерам-помощникам в момент положительного перепада на тактовом входе С. Чтобы не допустить перехода днухбитных слов на другие места в регистре, следует зафиксировать код адреса, когда на входах разрешения записи и тактовом присутствуют напряжения низкого уровня (хотя сигналы поступят триггерам-мастерам по новому адресу, но в триггеры-помон!ники они запвсаны не будут, поскольку не пришел положительный перепад тактового импульса). Выбрать режимы записи и чтения через порты можно с помощью табл, 1,99. Для рехкима хранения на входе разрешения записи %Е должно быть напряжение высокого уровня перед приходом отрицательного перепада на вход С.
Этим исключается перемена данных в регистре. Взаимное преобразование многоразрядных двоичного н двончнодесятичного кодов часто применяется в цвфровой аппаратуре, Для стандартизации этих операций удобны ПЗУ, 1Π— А4 подается двоичный код (в таблице перечислены по порядху зсс 32 комбинации пятиразрядного кода). Вход ВЕ используется как >азреглаюгций (по напряхкению низкого уровня). Если на атом входе лл яг яг И ва вча вга" вT ле лтлглглп гФ а/ Рис, 1.126.
Постоянные ЗУ К155ПР6 и К!55ПР7 (о) и их цоколевка (б) Т а бл и ц а 1.!00. Логические уровни при преобразовании двоична-десятичных слов в ПЗУ К155ПР6 Двоичный хад нв Взад выходе Номер слава АЕ АЗ Ат А! АО 172 0 1 2 3 4 5 6 7 8 д 1О 11 12 13 14 1с 16 17 18 19 Любой Н Н Н Н Н Н Н Н Н Н В В В В В В В В В В х Н Н Н Н Н Л Н В Н Н В Н Н Н В В !1 В Н Н В Н Н Н В Н Н В В Н В Н В Н В В В В Н Н Н Н Н Н Н Н Н В Н Н В Н Н Н В В Н В Н Н В Н Н Н В Н Н В В Н В Н В Н В В В В Н Н х х х х Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н В Н Н Н Н Н Н Н Н Н Н Н Н Н Н В Н Н В Н Н В Н Н В Н В Н Н В Н Н В Н Н В Н Н В В Н В В Н В В Н В В В Н Н В Н Н В Н Н В Н Н В .В В Н Н В В Н Н В В Н Н В В Н Н В В Н Н В В В Н В Н В Н В Н В Н В Н В Н В Н В Н В Н В В Т а б л и ц а 1.101, Вход состояния при преобразовании двоичного кода в двоична-десятичный в ПЗУ К155ПР7 П ход двоична-десятичные «ад нв выходе Номер слава АЧ АЗ А2 А! АО с?? Г?б Г?б 04 С!и С?2 !в! С!б присутствует напряжение высокого уровня, преобразование не происходит, а иа выходах ЯΠ— 1;!5 появляются напряжения высокого уровня.
Выходы !)6 — б)7 всегда имеют высокие выходные уровни (не коммутируются). Младшие выходы !еΠ— 1,!2 имеют ннфровой вес: ЯΠ— 1, Я1 — 2 и !)2 — 4. Выходы ЯЗ вЂ” 1;!5 — старшие. Их вес: ЯЗ вЂ” 5, Я4 — 1О и 95 — 20. На рис. 1,127 приведены схемы применения преобразователей. Шестиразрядный преобразователь показан иа рис. 1,127,о, где МЭДР— младшие значащие десятичные разряды (1, 2, 4 и 5), а СЗДР— старшие (10 и 20). Максимальное входное число здесь 42, выходное поэтому должно содержать шесть двоичных разрядов (63>42). На рис. 1,!27,6 показан аналогичный преобразователь в семнразрядный О 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 ЗО 31' Любое Н Н Н Н Н Н Н Н Н Н Н Н Н Н В Н Н В Н Н В Н Н В Н В Н Н В Н Н В Н Н В Н Н В В Н В В Н В В Н В В В Н Н В Н Н В Н Н В Н Н В Н В В Н В В Н В В Н В В В Н В В Н В В Н В В Н В В В В В В В В В В В В х х х Н Н Н В В Н В В Н Н Н В В Н В В Н Н Н В В Н В В Н Н Н В В Н В В Н Н Н В В Н В В Н Н Н В В Н В В Н Н Н В В Н В В Н Н Н В В Н В В х х Н 1-! Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н Н В В В Н Н Н В В Н Н Н В В Н Н Н В В Н Н Н В В Н Н Н В В Н Н В В В Н Н В В В Н Н В В В Н Н В В В Н Н В В В Н В Н В В Н В Н В В Н В Н В В Н В Н В В Н В Н В В Н В В В В Н В В В В Н В В В В Н В В В В Н В В В В В Н Н В В В Н Н В В В Н Н В В В Н Н В В В Н Н В В В Н В В В В Н В В В В Н В В В В Н В В В В Н В В В В В Н В В В В Н В В В В В Н Н Н Н Н В Н В Н Н В В В Н Н Н Н Н Н Н В Н В Н Н В В В Н Н Н Н Н Н Н В Н В Н Н В В В Н Н Н Н Н Н Н В Н В Н Н В В В Н Н Н Н Н Н Н В Н В Н Н В В В Н Н Н Н Н Н Н В Н В Н Н В В В Н Н Н Н Н Н Н В В В В гздР гедд~ гзд ядг Шестиразрггбяагй ДУГ г 2а гг 2а Двоичный иод ьбДР РУВД Р Ф губгкобг сиесяуираорясуяого ЯДл !9 Рис.
1,127. Применение стандартных ПЗУ: з — шестяразрядный нреобразователь лвовчно-десятнчвого кода в двончнмй; б— аналогячный двуххаскадный вреобразователь; а — шестнразрядяыа вреобразовагель двоичного копа в двое ~но-десггтнчггый двоичный код, Обратный преобразователь дноичного кода в двоичиодссятнчный изображен на рис. 1.127, в (максимальный выходной счет 42) . !.20. УЗЛЫ ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ В начале 80-х г. были разработаны малые ЭВМ, все основные узлы ноторых — процессор, управляющие схемы-контроллеры, постоянные и оперативные ЗУ, шинные усилители — располагаются иа одном полупроводниковом кристалле.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
