Токхейм Р. - Основы цифровой электроники (1988)(ru) (775262), страница 38
Текст из файла (страница 38)
9.2, б включена еще одна возможная комбинация 1+ 1+ 1. Эта таблица справедлива Перепас ! 1 1 +1 +! О Перенос1 1 Перенос| О 1 +О +О О 1 Рис. 9.2. б а-пример на двоичное сложение; б -саврас«синая форма таблипы двоичного сложения. ГЛАВА 9 для всех разрядов двоичных чисел (двоек, четверок, восьмерок и т.д.), за исключениелс разряда единиц. Каждому специалисту, работающему с цифровой техникой, нужно уметь свободно складывать двоичные числа. Несколько практических примеров на двоичное сложение приведено ниже. Знлзт1мя 1юя сзмпзрОВс1укн Выполняя следуюецие задания, проверьте, хорошо ли вы ус- воили излозесеуеный материал.
сумму 1010+ 0100. (Проверьте полу- складывая соответствующие деся- 1. Найдите двоичную ченный результат, тичные числа.) 2. Найдите двоичную 3. Найдите двоичную 4. Найдите двоичную сумму 1010+ 0111. сумму 1111+ 1001. сумму 10011+ 0111. 9.2. Полусумматоры Полусумматор таблана нстанностн ллн полусумматора Упрмненнос булево вмраменне Таблицу сложения на рис.
9 (,а можно рассматривать как таблицу истинности. Слагаемые нужно отнести к входным столбцам таблицы истинности (в таблице на рис. 9.3,а — зто столбцы А и В). Кроме того, в таблице истинности должны быть два выходных столбца: один столбец для суммы, другой-для переноса. Для столбца суммы используется обычное обозначение ,'1, а для столбца переноса — С.. Обозначение С. -сокращение от английских слов саггу оп1рр! (выход переноса). Символическое обозначение сумматора, работающего в соответствии с таблицей истинности на рис. 9.3,а, показано на рис.
9.3,6. Данная схема называется полусумматором. У полусумматора 2 входа (А, В) и 2 выхода (~ „ С,). Внимательно просмотрите таблицу истинности для полусумматора (рис. 9.3,а). Каким булевым выражением можно описать состояние выхода С.? Очевидно, что С, = А В. Таким образом, для обеспечения требуемого логического уровня на выходе С, входные сигналы нужно подать на входы логического элемента И.
Выясним теперь, каким булевым выражением описывается состояние выхода 2 полусумматора. Нетрудно убедиться, что 2 = А-В+ А В. Для реализации ~акой логической функции можно использовать 2 логических элемента И и 1 логический элемент ИЛИ. При более внимательном рассмотрении вы заметите, что в соответствии с приведенным логическим выражением работает логический элемент исключающее ИЛИ, т.е. состояние выхода у можно записать в более простой булевой форме: 2 = А ® В.
Другими словами, для обеспечения требуемого (в соответствии с таблицей истинности) логического уровня на выходе 213 лриометичвскив усп ояства таб»нн* истинности Входы Выходы по. — г (Сумма) сумматор в со(Перенос) Рис. 9.3. Полусумматор. а — саблина истинности; б — услоаное сраеичсское обозначение.
Вхо ыходы Е (Сумма) А В Со (Перенос] Рпс. 9.4. Логпческаа схема полу- сумматора. Выполняя следующие задания, проверьте, хорошо ли вы ус- вои,ги изложенный материал. 5. Нарисуйте условное графическое обозначение полусумматора. Обозначьт'е входы А и В и выходы 2' и С,. б. Составьте таблицу истинности для полусумматора. 7. Нарисуйте логическую схему полусумматора. 9.3. Полные сумматоры Таблица сложения на рис. 9.2,б — сокращенная форма таблицы двоичного сложения с учетом случая ! + 1 + !.
В со- суммы нам нужен только один 2-входовый логический элемент исключающее ИЛИ. Логическая схема полусумматора, составленного из 2-входового логического элемента И и 2-входового логического элемента исключающее ИЛИ, показана на рис. 9А. Полусумматор осуществляет сложение только в разряде единиц (СМР). Для двоичного сложения в разрядах двоек, четверок, восьмерок и т.д. нужно использовать устройство, называемое полным сумматором.
Полусумматср 2!4 гллпл ч табпича истинности с Выходы с Полный сумматор Рис. 9.5. Полный сумматор. и-таблипанстинпости;б. услоаное графическое обозначение; в-структурнап схема полного сумматора, состаалепиого нз двух полусумма- торов и логического элемента ИЛИ. Со ответствующей таблице истинности на рис.
9.5,а представлены все возможные комбинации двоичных одноразрядных слагаемых А, В и сигнала переноса С!„". Это таблица истинности для полного сумматора. Полные сумматоры используются для сложения во всех двоичных разрядах, за исключением разряда единиц. Они должны иметь дополнительный вход переноса. Условное графическое обозначение полного сумматора показано на рис. 9.5,б. Полный сумматор-3-входовая схема. Сигналы на его выходах таблипа истинности ллп полного сум- матора Полный сумматор " Обозначение Са, — сокрншение от английских слов Сапу !прп! (аход аеренот!.
— Прои. порее. 215 АРИФМЕТИЧЕСКИЕ УСТРОЙСТЕА и С, получаются в результате сложения трех входных сигналов (на входах А, В и См). Один из простейших способов формирования комбинационной логической структуры полного сумматора иллюстрируется на рис.
9.5,в: используются 2 полусумматора и логический элемент ИЛИ. Соответствующие булевы выражения для этой логической структуры имеют вид 2 = = А9 ВЮС;„и С,= А.В+См.(АЩ В). Развернутая логическая схема полного сумматора показана на рис. 9.6,а. Она основана на структурной схеме с двумя полусумматорами (рис. 9.5,в). Ниже (на рис. 9.6,6) приведена несколько иная логическая схема полного сумматора с использованием двух логических элементов исключающее ИЛИ и трех логических элементов И вЂ” НЕ. Эт.о упрощает сборку схемы. Заметим, что схемы на рис.
9.6, а и б отличаются только заменой логических элементов И и ИЛИ на логические элементы И вЂ” НЕ. Полусумматоры и полные сумматоры обычно используются вместе. Так, для решения примера на рис. 9.2,а нам Пслусумматос Г ) См Со Рис. 9.6. Полный сумматор. гаг и — логическая схема; Е-схема с испольэоваиисм логическик элементов исключаюгиее ИЛИ и И вЂ” НЕ. ГЛАВА О нужны 1 полусумматор (для сложения в разряде единиц) и 2 полных сумматора (для сложения в разрядах двоек и четверок).
Полусумматоры и полные сумматоры — сравнительно простые схемы, однако при необходимости сложения многоразрядных двоичных чисел таких схем требуется довольно много. Большое число схем, аналогичных полусумматорам и полным сумматорам, имеется в составе микропроцессорных арифметика-логических устройств (АЛУ). Эти схемы используются для сложения 8-разрядных или даже 16- или 32-разрядных двоичных чисел в микропроцессорных системах. Микропроцессорные АЛУ могут также выполнять вычитание; при этом используются те же самые полу- сумматоры и полные сумматоры. Позже в этой главе мы рассмотрим использование сумматоров для вычитания двоичных чисел. Мнкрооронессорные вунфметвко-лотнческне устрой!Алку Выполняя следующие задания, проверьте, хорошо ш вы ус- воили изложенный материал 8. Нарисуйте условное графическое обозначение полного сумматора.
Обозначьте входы А, В и Сы и выходы 2" и СО 9. Составьте таблицу истинности для полного сумматора. 10. Схемы сложения широко используются в микропроцес- сорных 9.4. 3-разрядиые сумматоры 3-ротрклный лвовсный еуммнтор Определенным образом соединяя полусумматоры и полные сумматоры друг с другом, получают устройства, одновременно выполняющие сложение нескольких двоичных разрядов. Устройство, схема которого показана на рис. 9.7, складывает 3-разрядные двоичные числа. Числа-слагаемые обозначены А,А,А„и ВзВ,Во.
Сигналы, соответствующие значениям разряда единиц в слагаемых, поступают на входы сумматора разряда единиц (полусумматора). Входными сигналами для полного сумматора разряда двоек являются сигнал переноса с выхода полусумматора (подается на вход С;„) и значения А, и В, разряда двоек в слагаемых. Далее сумматор четверок складывае~ А„В и сигнал переноса с выхода сумматора двоек. На двоичном выходе устройства (показанном в правом нижнем углу рис. 9.7) индицируется искомая двоичная сумма. В результате сложения двух 3-разрядных двоичных чисел может получиться 4-разрядное число, поэтому на индикаторе суммы имеется дополнительный разряд восьмерок.
Обратите внимание, что этот разряд связан с выходом (Со) сумматора четверок. 217 АРИФМЕТИЧЕСКИЕ УСТРОЙСТВА Числа-слагаемые Аа А1 Ао +в в, в во А, в, В, Выход суммы Рнс. 9.7. 3-разрадный параллельный сумматор. Параллельный сум- матор Задании длн самоироверкй Выполняя следующие задания, проверьте, хорошо ли вы ус- воили изложеннгай материал.
11. В устройстве на рис. 9.7 для сложения в разряде единиц используется , а для сложения в более старших разрядах— Логика работы рассмотренного 3-разрядного сумматора ничем не отличается от последовательности операций, выполняемых при сложении вручную (слозгсение одноразрядных чисел плюс перенос в следующий разряд). Однако электронный сумматор выполняет эти операции во много раз бысз.рее. Еще раз отметим, что в многоразрядных сумматорах полусумматоры используются только для сложения в разряде единиц; во всех других разрядах используются полные сумматоры.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
