ОперационныйСинтез (775245), страница 7
Текст из файла (страница 7)
Функциональная схема ОЗУ представлена на рис. 23. Принято положение регистра в ОЗУ характеризовать номером или адресом - говорят, что "регистр выбирается по коду адреса". Это обстоятельство позволило нам обозначить входной код дешифратора как АДР{1: n}. Иногда для исключения влияния переходных процессов в ОЗУ выход устройства стробируется "импульсом считывания" УСЧ, который сдвинут относительно момента прихода адреса на время установления выходного сигнала в дешифраторе и выходной схеме "И-ИЛИ".
Процесс записи и считывания в ОЗУ описывается следующими предложениями операционного описания:
УЗАП: ОЗУ[АДР{1:n}] {1: k} = A{1:k}, (5.1)
УСЧ: O3У{1:k} = O3У[АДР{1:n}]{1:k}. (5.2)
Заметим, что запись кода в ОЗУ является регистровой операцией и требует запоминания, в то время как считывание - операция комбинационная; выходной код пропадает с окончанием импульса считывания. Если запись информации в ЗУ осуществляется один раз в процессе изготовления или настройки, то такое запоминающее устройство называется постоянным (ПЗУ). В отличие от ОЗУ оно допускает только считывание информации:
УСЧ: ПЗУ{1:k} = ПЗУ[АДР{1:n}]{1:k} .
ПЗУ является комбинационным устройством и может рассматриваться как сложный дешифратор.
Рассмотрим интегральные схемы ЗУ серии K155. Оперативное запоминающее устройство К155РУ1 на 16 бит (16 слов х 1 разряд) со схемами управления приведено на рис. 24, а.
рис. 24. Микросхемы запоминающих устройств: а - ОЗУ К155РУ1: б - ОЗУ К155РУ2; в – ПЗУ.
Оно включает в себя вторую ступень матричного дешифратора, К155РЕ21 (22, 23, 24) поэтому адресные входы разделены на две группы X{1:4} и Y{1:4} Схема допускает 10 режимов работы, что достигается различными комбинациями x{i}, y{j}, Wo и W1. Так, режим хранения для ячейки, лежащей на пересечении адресных проводов x{i} и y{j}, достигается при х{i} у{j} Wo W1 = 1; запись "1" в режиме выбранной ячейки - x{i} у{j} Wo W1 = 1 , запись "0" - x{i} y{j} Wo W1 = 1. Считывание информации в режиме выбранной ячейки происходит по выходу Fo при наличии входных сигналов x{i} y(i) W0W1 = 1. Оперативное
запоминающее устройство на микросхеме К155РУ2 позволяет осуществлять запоминание 16 четырехразрядных слов (рис. 24,б). Схема имеет встроенный дешифратор на четыре входа AДP{1: 4}, выбирающий один из 16 регистров. Входной код записывается под воздействием сигнала W. Вспомогательный сигнал V коммутирует первый разряд дешифратора A{1}=A{1} V.
Постоянные запоминающие устройства серии K155 служат для преобразования двоичного кода адреса AДP{1:5} в код знаков русского алфавита (K155РE21), латинского алфавита (K155PE22), арифметических знаков и цифр (K155РE23) и дополнительных знаков (K155РE24). Выходной код y{1:4} стробируется одним из сигналов Wo или W1 (рис. 24, в).
5.2. Арифметико — логические устройства
Арифметико-логическое устройство (АЛУ) служит для выполнения логических и арифметических действий над двумя параллельными кодами A{1: k} и B{1: k} . Выбор операции осуществляется управляющим кодом S{1: n} , который, с одной стороны, организует связь между соседними разрядами, а с другой, настраивает разряд на выполнение требуемой операции. Условное обозначение АЛУ приведено на рис. 25,а, упрощенная схема одного разряда - на рис. 25,б.
Рис. 25. Арифметико-логическое устройство: а - условное изображение; б -разряд АЛУ; в - микросхема К155ИП3
Четырехразрядное АЛУ К155ИП3 изображено на рис. 25, в. Входы А{0: 3} и В{0: 3} являются кодовыми, вход Со - переноса от соседнего разряда, вход М выбирает логическую или арифметическую операцию, входы S{0:3} - код настройки АЛУ. Выходные провода F{0:3} формируют выходной код, C4 используется как перенос для следующей соседа; выходы Р , G и К характеризуют значение признаков АЛУ, сформированных в процессе выполнения требуемой операции. В набор логических (поразрядных) операций входят все 16 логических функций двух переменных, в набор арифметических операций - арифметическое сложение и вычитание кодов А и В, и их комбинаций, а также сложение кода А с его значением, сдвинутым на один разряд влево. Подробно с работой АЛУ можно познакомиться по [5] .
ЛИТЕРАТУРА
-
Силин В.Б. Конспект лекций по курсу "Электронные вычислительные устройства", ч. II, вып. 1 и 2. - М.: МАИ, 1971.
-
Силин В.Б., - Мельников Б.С. Учебное пособие по курсу "Электронные вычислительные устройства". Конечные автоматы. - М.: МАИ, 1978.
-
Справочник по интегральным микросхемам под ред. Б.В. Тарабрина. - М.: Энергия, 1980.
-
Майоров С.А., Новиков Г.И. Структура электронных вычислительных машин. -Л.: Машиностроение, 1979.
-
Справочник по цифровой вычислительной технике под ред. Б.Н. Малиновского. - Киев: Техника, 1979.
-
Фролкин В.Т., Попов Л.Н. Импульсные устройства. - М.: Советское радио, 1978.
СОДЕРЖАНИЕ
ПРЕДИСЛОВИЕ 2
Глава 1. ОПЕРАЦИОННЫЕ ЭЛЕМЕНТЫ. ОСНОВНЫЕ ПОНЯТИЯ 2
1.1. Иерархия структурных элементов цифровых устройств 2
1.2. Основные особенности объектов первых четырех иерархических уровней вычислительных устройств 3
1.3. Основные определения 4
1.4. Общая структурная организация операционных элементов 5
Глава 2. ХАРАКТЕРИСТИКИ ОПЕРАЦИОННЫХ ЭЛЕМЕНТОВ 6
2.1. Внешние характеристики операционных элементов 6
2.2. Внутренние характеристики операционных элементов 8
Глава 3. ОПЕРАЦИОННЫЕ ЭЛЕМЕНТЫ КОМБИНАЦИОННОГО ТИПА 9
3.1. Предварительные замечания 9
3.2. Схемы поразрядного преобразования 10
3.3. Схемы свертки по логической функции 11
3.4. Схемы Формирования признаков логического отношения 12
3.5. Схемы Формирования признаков арифметического отношения 13
3.6. Сумматоры 14
3.7. Дешифраторы. 16
3.8. Мультиплексоры 19
3.9. Демультиплексоры 20
Глава 4. ОПЕРАЦИОННЫЕ ЭЛЕМЕНТЫ АВТОМАТНОГО ТИПА. 21
4.1. Предварительные замечания 21
4.2. Регистры 22
4.3. Накапливающие сумматоры 24
4.4. Счетчики 25
Глава 5. СЛОЖНЫЕ ОПЕРАЦИОННЫЕ ЭЛЕМЕНТЫ 33
5.1. Запоминаюшие устройства 33
5.2. Арифметико — логические устройства 34
ЛИТЕРАТУРА 34
36