ОперационныйСинтез (775245), страница 6

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 6)

Некоторое упрощение схем: достигнуто за счет использования свойства самодвойственности функции суммы S(i)и переноса P(i+1).

которое проявляет себя в том, что функция принимает инверсное значение при инвертировании всех ее переменных. Условное обозна­чение; микросхем и логическая схема двухразрядного сумматора изображены на рис. 7, а,б.

3.7. Дешифраторы.

Дешифратор является комбинационной логической схемой, преобразующей двоичный позиционный код в унитарный, т.е. код, содержащий в своих разрядах только одну единицу. Мы будем описывать, дешифратор как y{1: к} = ДШ(x{1:n}). В дешифраторе разрядность к выходного кода у всегда больше разрядности п входного кода х. Для полных дешифраторов к и п связаны соотношением к= 2ⁿ. Для частичных дешифраторов к лежит в пределах 2ⁿ⁺¹ <= к < 2ⁿ.

Схема дешифратора реализует совокупность конъюнктивных конституент вида:

куда переменные х входят либо непосредственно, либо под знаком отрицания. На это обстоятельство указывает волнистая черта над переменным X.

Рис. 7. Микросхемы комбинационных сумматоров: а - К155ИМ2; б - К155И1ЛЗ; в- логическая схема двух разрядов сумматора.

Для удобства описания дешифраторов номер i разряда выходного кода у(i) делают равным номеру конституенты, формирующей единицу этого разряда; поэтому нумерацию выходного поля начинают с нуля: y{0:m} = ДШ(x{1:n}), где m=k-1 и

Рис.8. Дешифраторы: а - условное изображение; б - линейный дешифратор; в –двухступенчатый дешифратор; г - пирамидальный дешифра­тор

Условное изображение дешифратора приведено на рис. 8,а. В зависимости от способа реализации выражений (3.26) дешифраторы делят­ся на одноступенчатые (линейные), двухступенчатые и многоступенчатые. В линейных дешифраторах выражений y{i] реализуются индивидуально на схемах "И". Такие дешифраторы обладают наивысшим быстродействием, но требуют значительных материальных затрат - сложность схем "И" растет с увеличением разрядности входного кода. Принято сложность дешифраторов оценивать количеством входов элементов, при­ходящихся на один выход дешифратора.

где N - сумма входов всех элементов дешифратора.

Логическая схема линейного дешифратора приведена на рис. 8,б. Она включает в себя инверторы входных переменных и п – входовые схемы "И". Нетрудно подсчитать количество входов элементов дешифра­тора

N = n + n*2ⁿ,

откуда

S _лин.ДШ = n/2ⁿ + n  n.

Более экономным по затратам являются двухступенчатые деши­фраторы. Они строятся по выражениям(3.26), реализуемым как систе­ма. Для этого конституенты (3.25) разбиваются на части, объединяемые функцией "И":

Поскольку отдельные части являются общими для многих выходных сигналов, суммарный объем схем, из которых строится дешифра­тор, значительно сокращается. В теории доказывается, что наиболь­ший выигрыш получается при разбиении конституент на две равные части:

y{i} = (x{1}x{2}…x{n/2})(x{n/2+1}…x{n})

При таком разбиении двухступенчатый дешифратор строится из двух линейных дешифраторов половинной длины, выходы которых объединя­ются двухвходовыми схемами "И". Иногда такой дешифратор называют матричным. Логическая схема, двухступенчатого дешифратора приведе­на на рис.8,в. Для него величина N подсчитывается как N_{мат. ДШ} = 2N_линДШ + N_{сх.”И”} .

Используя (3.28) получаем

откуда величина S определится как

Из выражения (3.30) видно, что эффективность двухступенчатого построения с увеличением разрядности входного кода даже растет. Ограниченность числа входов схем "И", применяемое в дешифраторе, приводит к построению многоступенчатых схем. В пределе количество ступеней дешифратора может сравняться с разрядностью входного кода, тогда дешифратор может быть построен на одних двухвходовых схемах "И". Такой дешифратор называется пирамидалъным; он может быть реа­лизован по выражению (3.25), в котором все переменные, кроме пер­вых двух, разделены скобками;

Логическая схема пирамидального дешифратора приведена на рис. 7.в. Для подсчета N необходимо учитывать закономерность по­строения дешифратора - каждая следующая ступень содержит удвоен­ное количество схем "И": N = n +4*2 + 8*2 + … + 2ⁿ*2, отку­да S определяется как

Недостатком пирамидального дешифратора является разная длина пути прохождения переменных через схему, что приводит к разбросу моментов окончания формирования разрядов выходного кода. Этот не­достаток исправляется стробированием дешифратора.

Рис. 9. Двоично-десятичный дешифратор К155ИД1: а- условное обозначение; б - подключение к газоразрядному индикатору; в - подключение к МС K155

Микросхемы серии K155 содержат только один "чистый" дешифра­тор. Это схема К155ИД1, которая представляет собой частичный дешифратор двоичного кода в десятичный унитарный код. Схема исполь­зуется для управления высоковольтными индикаторами, для чего на его выходах стоят транзисторы с открытым коллектором. Перепад напряжения на коллекторе составляет около 60 В, что позволяет зажи­гать и гасить газоразрядные индикаторы с напряжением поджига в 150 В. Условное обозначение К155ИД1 и схема его подключения к ин­дикатору приведены на рис. 9,а и б. Если схема К155ИД1 работает на другие элементы этой серии, то ее выход необходимо подключить к источнику +5В через сопротивление порядка 3 кОм (рис. 9,в). Се­рия K155 содержит ряд микросхем, куда дешифратор входит составной частью, но с этими микросхемами мы познакомимся несколько позже.

3.8. Мультиплексоры

Мультиплексор представляет собой устройство, подключающее од­ну из входных информационных шин к выходной шине. Выбор входной шины осуществляется при помощи некоторого управляющего кода. Поскольку все входные шины мультиплексора несут одинаковую функциональную нагрузку, мы будем их описывать одним и тем же именем, а разделять при помощи номера в квадратных скобках. Запись A[i]{1:n} означает что мы имеем дело с n-разрядной шиной i , входящей в совокупность шин А. Подобно тому как символы объединяются в слова, а провода в шины, шины объединяются в группу шин, или массив шин. Этот массив имеет одно имя и описывается как A[1:m]{1:n}где т- число шин в массиве. Выделение шины i из массива шин осуществляется при помощи ее коммутации управляющим сигналом V[i].

Поскольку к выходу мультиплексора всегда подключается только одна из входных шин, управляющий код V{1:m} должен быть унитарным, со­держащим единицу только в одном разряде. Для сокращения числа вхо­дов мультиплексора целесообразно управляющий код формировать внут­ри мультиплексора при помощи дешифратора, на который извне пода­ется коротким двоичный код S{1:k} . Условное обозначение мульти­плексора изображено на рис. 10,а.

Мы будем описывать мультиплексор следующим предложением операционного описания MC{1:n} = MC(A[S{1:k}]{1:n}.S{1:k}).

Это предложение говорит о том, что на выходе мультиплексора появляется сигнал с той входной шины, номер которой совпадает с чис­ленным эквивалентом кода управляющего сигнала S{1:k}. Общее количество входных шин мультиплексора лежит в пределах 2^k-1 <= m < 2^k.

Операционная схема мультиплексора изображена на рис. 10,а. Она включает в себя коммутаторы входных шин, схему объединения шин по "ИЛИ" и дешифратор управляющего кода. Мультиплексирование является поразрядной операцией, поэтому схема мультиплексора (за исключени­ем дешифратора управляющего кода) может быть разбита на т идентичных схем одноразрядных мультиплексоров (рис. 10,б).

Рис. 10. Мультиплексор: а - условное изображение; б - операционная схема; в -схема разряда.

Микросхемы K155 включают в себя двухразрядный мультиплексор со стробированием на четыре входа (К155КП2), одноразрядный мульти­плексор без стробирования на 8 входов (К155КП5), одноразрядный мультиплексор со стробированием на 8 входов (К155КП7) и однораз­рядный мультиплексор со стробированием на 16 входов (К155КП1).

Все мультиплексоры имеют встроенные дешифраторы, поэтому при по­строении многоразрядных схем входы S{1:k} должны быть объединены.

Рис. 11. Микросхемы мультиплексоров: а - К155КП2; б – К155КП5; в – К155КП7; г – К155КП1

Условное обозначение микросхем мультиплексоров представлено на рис. 11.

3.9. Демультиплексоры

Демультиплексоры решают задачу, обратную мультиплексированию: они подключают входную шину с одной из выходных шин. Выбор выходной шины осуществляется управляющим кодом S{1:k}. Условное обо­значение демультиплексора приведено на рис. 12,а.

Рис. 12. Демультиплексор: а - условное изображение; б - операционная схема; в – схема разряда.

Демультиплексор описывается следующим предложением операци­онного описания: DMC[S{1.k}]{1.n}=DMC(A{1.n).S{1.k}), которое говорит о том, что входной код А{1:n} появляется на той выходной шине демультиплексора, номер которой равен численному эквиваленту управляющего кода.

Операционная схема демультиплексора изображена на рис. 12,6. Она включает в себя набор коммутаторов кода, управляемых от встро­енного дешифратора. Демультиплексирование, как и мультиплексирова­ние, является поразрядной операцией, поэтому схема демультиплексо­ра разбивается на т разрядных схем. В таких схемах дешифрацию и коммутацию можно совместить в одной схеме "И", тем самым превращая демультиплексор в коммутируемый дешифратор (рис. 12,в).

Микросхемы серии К155 включают в себя одноразрядный дешифратор – демультиплексор на 16 выходов К155ИДЗ (рис. 13, б) и двухразрядный демульти­плексор на 4 выхода-К155ИД4 (рис. 13,а). Сигналы коммутации (стробирования) фор­мируются по двум входным сигналам как для К155ИДЗ и - для К155ИД4. При построении многоразрядных схем входы управляющего кода S{1:k} объединяются. Дешифратор - демультиплек­сор может использоваться как обычный дешифратор. Для этого достаточно стробирующий сигнал сделать единичным (W_Q=W₁ = 0 для К155ИД3 и D =1, S1=S2=E=0 для К155ИД4)

Рис.13. Микросхемы демультиплексоров: а- 155ИД4; б- 155ИД3.

Глава 4. ОПЕРАЦИОННЫЕ ЭЛЕМЕНТЫ АВТОМАТНОГО ТИПА.

4.1. Предварительные замечания

Операционные элементы автоматного типа представляют собой ло­гические устройства с памятью и относятся к классу конечных автоматов. Выходные сигналы этих элементов формируются как по значениям входных сигналов, так и по значениям внутреннего состояния элемента. Поэтому операционный элемент автоматного типа можно рассматривать как устройство, преобразующее входное слово А и слово состояния Q в выходное слово В. Операционный элемент автоматного типа строится, как правило, в виде автомата Мypa [2] , у которого вы­ходное слово В комбинационно формируется по слову состояния Q или является его повторением (В = Q). В этом случае при описании операционных элементов имя выходного слова В используется и как имя его внутреннего состояния.

Как известно, автоматы могут быть построены либо по синхрон­ному, либо по асинхронному принципу [2] . Рассматриваемые нами опе­рационные элементы будут строиться как автоматы синхронного типа, в которых преобразование входной информации в выходную происходит под воздействием управляющего сигнала [2] . Синхронность построе­ния обеспечивает возможность одновременного изменения всех состоя­ний элементарных автоматов (триггеров), составляющих операционный элемент, поэтому внутреннее состояние автоматного операционного элемента и его выходные сигналы могут изменяться в любой последо­вательности. Введение в операционный элемент управляющих сигналов приводит к необходимости разделения входных сигналов элемента на две категории - информационные сигналы и управляющие сигналы.

Теперь мы можем несколько по-иному подойти к объяснению функ­ционирования операционного элемента автоматного типа. Будем гово­рить, что выходные сигналы автоматного операционного элемента яв­ляются функцией его входных информационных сигналов и сигналов внутреннего состояния, но эта зависимость проявляет себя лишь под воздействием управляющих сигналов. В ряде случаев входные инфор­мационные сигналы могут быть постоянными и формироваться внутри операционного элемента. Тогда изменение выходных сигналов будет определяться только значением внутреннего состояния операционного элемента. Часто в операционных элементах используют такие управля­ющие сигналы, действие которых на элемент не зависит от внутренне­го состояния. Такие управляющие сигналы называются установочными, они используются для перевода операционного элемента в начальное состояние (обнуление, установка начального кода).

Итак, работа операционного элемента автоматного типа описыва­ется предложением операционного описания следующего вида:

У: В{1:k}= F(A{1:n},Q{1:m}), (4.1),

где A{1:n} - входное информационное слово; B{1:k} - выходное слово; Q{1:m} - слово состояния; F - функция преобразования; У -управляющий сигнал; : (двоеточие) - символ запоминания выходного слова после прекращения действия управляющего сигнала.

Это предложение говорит нам о том, что на вход автоматного операционного элемента приходит n - разрядный информационный код А, который совместно с m - разрядным кодом внутреннего состояния Q под воздействием управляющего сигнала У формирует k - разряд­ный выходной код В, как это предписано функцией преобразования F. После прекращения действия управляющего сигнала У новое зна­чение выходного кода B сохраняется за счет действия внутренней памяти элемента. В том случае, когда выходное слово В повторяет слово состояния Q, предложение операционного описания имеет вид

У: B{1:k}=F(A{1:n}, В{1:m}). (4.2)

Здесь выходное слово и слово состояния имеют, в общем случае, раз­ную разрядность, поскольку не все триггеры операционного элемента могут участвовать в формировании кода выходного сигнала. Если сло­во A{1:n} представляет константу, то его исключают из операцион­ного описания:

y: B{1:k} = F(Q{1:m}) (4.3)

или

y: B{1:k} = F(B{1:m}) .

При воздействии на операционный элемент установочного сигнала в правой часта предложения операционного описания записывают значе­ние установочного кода. Например, обнуление элемента описывается как

УН: B{1:k} = 0. При соединении автономных операционных эле­ментов в операционном устройстве удобно присваивать их выходным шинам имена, отражающие характер преобразования информации в этих элементах:

у: F{1:k} = F(A{1:n},Q{1:m}). (4.4)

Выполнение операционным элементом двух или многоместных опе­раций подчеркивается разделением входного информационного слова на ряд полслов:

y: B{1:k}=F(A1{1:r1} Al{1:ri}, Q{1:m}). (4.5)

Графическое изображение операционных элементов автоматного типа строится аналогично изображению комбинационных операционных элементов; единственным отличием является ряд управляющих сигна­лов, подключаемых по входу элемента. Эти управляющие сигналы дол­жны обязательно иметь разные имена, начинающиеся с буквы у (управление). Для выделения установочных сигналов будем их имена начинать с комбинации УН. На рис. 14 приведено условное обозна­чение нескольких автоматных операционных элементов, отличающихся разрядностью выходного кода, количеством входных шин и управляю­щих сигналов. Наша промышленность выпускает большое количество микросхем, которые могут быть использованы для построения опера­ционных элементов автоматного типа, однако при реализации конкретных операционных элементов мы ограничимся применением серии K155.

Рис. 14. Условное изображе­ние операционного элемента автоматного типа: а - с двумя входными шинами; б - с одной входной шиной и тремя управляющими сигнала­ми; в - без входной шины; г - с одноразрядным выходом и одним управляющим сигналом.

Рассмотрим наиболее распространенный набор операционных эле­ментов, куда входят регистры, накапливающиe сумматоры и счетчики.

4.2. Регистры

4.2.1. Определение регистров. Регистром называется устрой­ство, служащее для приема, хранения и сдвига поступающих на него кодов. Если регистр используется только для хранения кода, то он называется статическим; если в его функцию включен также и сдвиг, то сдвигающим или сдвиговым регистром.

Рис. 15. Условное, изображение регистра: а - статический; б - сдвигающий; в – реверсивный.

В том случае, когда сдвиг допускается только в одну сторону, регистр называется однонаправленным, если в обе стороны, - то ре­версивным. Условное обозначение регистров приведено на рис. 15.

4.2.2. Операционное описание регистров. Запись кода на ре­гистр описывается предложением

УЗАП: РЕГ{1:k} = A{1:k}. (4.6)

которое указывает на то, что под действием управляющего сигнала УЗАП выходной код регистра PEГ{1:k} приобретает значение его входного информационного кода А{1:k}. При записи кода на регистр предварительного обнуления, как правило, не требуется; новый код стирает старый, записанный под воздействием предыдущего импульса записи.

Входной код целиком или частью может быть константой, тогда запись кода описывается как

УЗАП: PEГ{1:k} = KOH{l:n} . A{1:m},

где k = n + m , поскольку разрядность входного и выходного кода долж­на быть обязательно равной. Пусть, например, в первые четыре раз­ряда регистра РЕГ{1:k} всегда поступают единицы, тогда запись кода на регистр опишется как

УЗАП: РЕГ{1:k} = 1111 . A{5:k} .

В частности, в качестве константы может выступать нулевой код, тогда обнуление регистра опишется выражением

УЗАП: РЕГ{1:k} = 0 (4.7)

или при наличии установочного сигнала обнуления:

УН: РЕГ{1:k} = 0.

Сдвиг кода в регистре можно интерпретировать как запись на регистр его собственного кода, предварительно сдвинутого вправо или влево на требуемое число разрядов. В зависимости от характера заполнения освободившихся от сдвига разрядов регистра различают:

а) Сдвиг с заполнением нулями: УСДВ: PEГ{1:k} = 0 . РЕГ{1:k-1}. Предложение описывает сдвиг кода регистра вправо на один разряд с записью в освободившийся первый разряд регистра константы 0.

б) Сдвиг с заполнением единицами: УСДВ: РЕГ{1:k} = 11 . РЕГ{1:k-2}. Здесь сдвиг осуществляется на два разряда вправо с записью в осво­бодившиеся левые разряды регистра константы 11.

в) Циклический сдвиг: УСДВ: РЕГ{1:k} = PЕГ{2:k} . РЕГ{1}.

Запись отображает сдвиг на один разряд влево с записью в k - й раз­ряд регистра переменной, ранее находившейся в первом разряде.

г) Сдвиг с записью входного кода А: УСДВ: РЕГ{1:k} = А.РЕГ{1: k-1}.

При сдвиге вправо на один разряд в освободившийся при сдвиге пер­вый разряд записывается одноразрядный код А. Если заполнение осво­бодившихся разрядов специально не оговаривается, то предполагают, что туда записываются нули. В этом случае операцию сдвига можно описать обобщенным предложением вида

УСДВ: РЕГ{1:k} = СДВ П(Л) n (РЕГ{1:k}) , (4.8)

которое надо понимать так: содержимое регистра РЕГ{1:k} сдвигает­ся вправо (П) или влево (Л) на n разрядов. В случае циклического сдвига в имя функции СДВ добавляется буква Ц:

УСДВЦ: РЕГ{1:k} = СДВЦ П(Л) n (PEГ{1:k}). (4.9)

4.2.3. Построение регистров. Регистры строятся как регулярные структуры, состоящие из однотипных элементов - разрядов регистра. Разряды регистра соединяются между собой, обеспечивая односторон­ний или реверсивный сдвиг записанного в регистре кода нa один или несколько разрядов. При построении разрядов регистра чаще всего ис­пользуются D- или R-S- триггеры, функции возбуждения которых фор­мируются на комбинационных логических схемах.

Рассмотрим построение промежуточного i - го разряда реверсив­ного регистра для сдвига на один разряд. Если в качестве элемента памяти используется D - триггер, то его функционирование может быть описано как

D{i} - A{i}-УЗАП + D{i-1} УСДBП + D{i+ 1} УCДBЛ,

где УЗАП - импульс записи, кода на регистр; УСДВП - импульс сдви­га вправо; УСДВЛ - импульс сдвига влево.

Действительно, под воздействием одного из управляющих сигна­лов в триггер D[i] заносится либо значение разряда входного кода A{i}, либо содержимое левого D - триггера D{i-1}, либо содер­жимое правого D - триггера D{i+1}. Заметим, что управляющие сигналы никогда не приходят одновременно.

При использовании R-S -триггеров их функ­ции возбуждения формиру­ются как R - D и S - D . Логическая схема разряда реверсивного регистра изображена на рис. 16. Применение синхронного триггера обеспечивает та­кой режим работы регист­ра, при котором изменение выходного кода происходит по окончанию действия синхронного импульса С.

Рис. 16. Разряд реверсивного регистра

В том случае, когда "реверсивность" работы регистра не требуется, из схемы рис. 16 исключают один из сигналов сдвига, одну из связей с соседним разрядом и схему "И" элемента "И-ИЛИ". При некото­рых применениях сдвигающий регистр должен сдвигать информацию на полбайта (4 разряда) или байт (8 разрядов) под воздействием един­ственного сдвигающего импульса. Это можно организовать применением черезразрядных связей (через три или семь разрядов).

4.2.4. Дополнительное применение регистров. Возможность орга­низации сдвига позволяет использовать регистры для преобразования кодов из последовательной формы в параллельную и обратно. Первое преобразование осуществляется подачей последовательного кода А на вход первого разряда и записи его со сдвигом вправо k раз. В ре­зультате сдвига код A займет все k разрядов регистра и будет ин­терпретироваться входными сигналами регистра как параллельный i - разрядный код. Последовательный код из параллельного могло по­лучить обращением к одному и тому же разряду регистра, работающего в режиме циклического сдвига. В отличие от предыдущего случая ко­личество сдвигающих импульсов, необходимых для преобразования, долж­но быть на единицу меньше.

4.2.5. Микросхемы сдвигающих регистров. Микросхемы серии K155 содержат два сдвиговых регистра: К155ИР1 и К155ИР13. Универсальный сдвиговый регистр К155ИР1 изображен на рис. 17,а. Входа D и V1 являются ин­формационными и используются для записи параллельного входного кода D{1:4} или последовательного ко­да V1. При V2 = 1 регистр работает в режиме записи по сигналу C2(УЗАП - C2 * V2); при V2 = 0 он переходит в режим сдвига по сигналу С1(УСДВ=C1*V2). Вход V1 используется либо для по­следовательной записи, либо для связи с соседней микросхемой в многоразрядном регистре.

В этом случае входы C1, C2, V2 становятся общими (рис. 17,б).

Выходные сигналы сдвигающего регистра изменяются по отрицательному перепаду импульсов С1 и С2. На рис. 17,в изображен восьмиразрядный реверсивный сдвиговый регистр К155ИР13. Шина D{0:7} ис­пользуется для параллельной записи кода на регистр; входы D_L и D_R -для последовательной записи при сдвиге влево или вправо; управляю­щие сигналы записи и сдвига формируются следующим образом:

УЗАП = CS_оS₁

УСДВП = CS_оS₁ (в сторону разрядов большего индекса)

УСДВЛ = CS_оS₁ (в сторону разрядов меньшего индекса)

Комбинация S_оS₁ используется как запрет воздействия импульса С . Реверсивный регистр допускает установочное обнуление путем подачи нулевого сигнала на вход R. Как и для КТ55ИР1, изменение выходного, кода регистра К155ИР13 происходит по отрицательному пе­репаду импульса С . При построении многоразрядного реверсивного регистра достаточно соединить D_R с Q₇ предыдущей схемы, D_L с Q₁ последующей схемы, а входы С, S_о, S₁ и R сделать общими.

Рис. 17. Микросхемы сдвигающих регис­тров: а - К155ИР1; б - соединение МC в мно­горазрядном регистре; в - К155ИР3

Рис. 18. Накапливающий сумматор: а - условное изображение; б - логическая схема разряда; в - построение на регистре и комбинационном сумматоре.

4.3. Накапливающие сумматоры

4.3.1. Определение накапливающего сумматора. Накапливающим сумматором называется устройство, осуществляющее арифметическое сложение двух кодов - внешнего по отношению к сумматору и внутрен­него, отображающего состояние самого сумматора. После окончания процесса сложения сумматор принимает значение кода суммы. Сумма­тор может накапливать сумму любого числа приходящих на него кодов, но для этого он должен быть предварительно обнулен. Условное обо­значение накапливающего сумматора приведено на рис. 18,а.

4.3.2. Операционное описание накапливающего сумматора. Накоп­ление суммы начинается с обнуления сумматора

УН: CM{1: k} = 0, (4.10)

после чего на него может быть подано первое слагаемое

УСЛ: CM{1:k} = CM{1:k} + A{1:k}. (4.11)

Это предложение операционного описания показывает, что под воздей­ствием управляющего сигнала УСА происходит формирование арифмети­ческой суммы кодов CM{1:k} и А{1:k}, которая после окончания действия управляющего сигнала становится новым содержимым накапли­вающего сумматора. Повторное выполнение операции (4.11) заносит в сумматор второе слагаемое и т.д., до тех пор, пока не будет сформи­рована сумма всех приходящих на него кодов. Накапливающие сумматоры, как и комбинационные, могут работать в дополнительном и обратном кодах; в последнем случае в сумматоре организуется циклический пе­ренос. Работа сумматора в обратном коде отражается в операционном описании постановкой знака арифметического сложения в квадратик (см. 3.20).

4.3.3. Построение накапливающего сумматора. Накапливающий сум­матор представляет регулярную структуру, поэтому его построение сводится к. синтезу одного его разряда. Воспользуемся выражениями для суммы CМ{i} и переноса P{i+1}, полученными ранее при син­тезе комбинационного сумматора (3.23) и (3.24):

CM{i} = A{i} mod 2 B {i} mod 2 P{i};

P{i+1} = A{i} B{i} +A{i}P{i} + B{i}P{i}

и преобразуем их к функциям перехода и выхода разряда накапливаю­щего сумматора, считая, что слагаемое В формируется состоянием сумматора:

CM{i}_t+1 = [CM {i} mod 2 (A{i} mod 2 P{i})]_t ; (4.12)

P{i+1}_t = (A{i}B{i} + A{i}P{i} + B{i} P{i})_t . (4.12а)

Выражение (4.12)описывает функцию внешних переходов триггера, входящего в разряд накапливающего сумматора. Для выбора типа триг­гера и определения его функции возбуждения воспользуемся методом сравнения, излаженным в [2]. Анализ показывает, что наилучшим вариантом является применение Т - триггера, функция переходов ко­торого совпадает с (4.12):

Q_t+1 = (Q Т + QT)_t = (Q mod 2T)_t . (4.13)

Сравнивая выражение (4.12) и (4.13), заключаем, что функция возбуждения Т - триггера должна быть равна

Т_i = А{i} mod2 P{i} = A{i}P{i} + A{i}P{i}. ( 4.14)

Логическая схема разряда накапливающего сумматора, построен­ная по выражениям (4.12,а) и (4.14), изображена на рис. 18,б. Эта схема реализует идею последовательного переноса - быстродействие ее определяется временем прохождения сигнала переноса по цепочке переноса.

4.3.4. Построение накапливающего сумматора на интегральных микросхемах. Серия K155 не содержит в своем составе схем накапливающих сумматоров, поэтому многоразрядные накапливающие сумматоры собираются из комбинационного сумматора и статического регист­ра, как это показано на рис. 18, в. В качестве регистра можно ис­пользовать либо сдвиговый регистр в режиме записи, либо набор D - триггеров (K155TM5 или K155TM7), запись в которые осуществляется по значению логической переменной на D - входе.

4.4. Счетчики

4.4.1. Определение счетчиков. Счетчиком называется устрой­ство, выполняющее операцию счета сигналов, поступающих на его вход. Если при поступлении сигнала счета численный эквивалент кода счет­чика увеличивается, то счетчик называется работающим на сложение, если уменьшается - то работающим на вычитание. Если в счетчике реализованы оба режима работы, то он называется реверсивным.

Счетчики, формирующие выходной код в виде двоичного позицион­ного кода, называются двоичными, в виде двоично-десятичного пози­ционного кода - двоично-десятичными. Возможно также построение счетчиков, работающих в пятиричной, шестиричной или двенадцатиричной системе счисления. Счетчики можно рассматривать как накап­ливающие сумматоры, в которых в качестве слагаемого А выступает константа +1 или -1. Поэтому счетчик можно определить как сумма­тор, накапливающий код ±1. По своей структуре счетчики значитель­но проще накапливающих сумматоров, поэтому они и выделены в само­стоятельный класс операционных элементов.

Рис. 19. Условное изображение счетчиков: а - работающий на сло­жение (вычитание); б -реверсивный; в - двоич­но-десятичный; г - счет­чик-делитель на "10".

4.4.2. Операционное описание счетчиков. Процесс счета начина­ется с установки в счетчик начального кода A{1:k}:

УЗАП: СЧ{1:k}=A{1:k}, (4.15)

который, в частности, может быть нулевым

УН: CЧ{1: k} = 0. (4.16)

Счетчики, работающие на сложение и вычитание, описываются аналогично накопительному сумматору:

на сложение У: СЧ{1:k} = СЧ{1: k} + 1; (4.17)

на вычитание У: СЧ{1:k} = СЧ {1: k} - 1. (4. 18)

Реверсивный счетчик требует для своей работы двух управляющих сигналов: это либо сигналы сложения и вычитания, либо сигналы счета и реверса. Поэтому мы будем использовать два варианта описа­ния с разными сигналами счета и одним сигналом счета. При запи­си по первому варианту: УВЫЧ: CЧ{1:k} = CЧ{1: k} - 1.

Использование одного имени в двух предложениях описания подчерки­вает тот факт, что один и тот же счетчик может работать и на сло­жение и на вычитание, что определяется приходом соответствующего импульса счета. Естественно, что импульсы сложения УСЛ и вычита­ния УВЫЧ приходят всегда в разные моменты времени, так чтобы УСЛ * УВЫЧ =0. При записи по второму варианту:

Сигнал реверса R является потенциальным сигналом, его изменение происходит между импульсами счета У; во время действия импульса счета сигнал реверса остается неизменным. Конъюнктивная связь сиг­нала реверса с константой указывает, что при R = 1 счетчик работа­ет в режиме вычитания, а при R = 0 (что соответствует R =1) - в режиме сложения.

Операция счета может быть организована в системе счисления с основанием 2,5,6,10 и 12. Основание 2 мы будем считать стандартным; при работе в системах с другими основаниями этот факт будет находить свое отражение в имени счетчика — СЧПЯТ, СЧШЕСТ, CЧDEC , СЧДВЕН. Особой разновидностью счетчиков являются делители импульсов. В них выходной сигнал формируется как импульс пе­реполнения при счете до "К". Для описания работы счетчика - делителя мы будем использовать запись УСЧ: СЧДЕЛК = СЧДЕЛК + 1.

Счетчики - делители имеют один выход, состояние триггеров счет­чика не индицируется. Условное изображение некоторых видов счетчи­ков приведено на рис. 19.

4.4.3. Построение счетчиков. Принято счетчики рассматривать как регулярные или квазирегулярные структуры и синтезировать по­разрядно. Ограниченный объем учебного пособия не позволяет нам рассмотреть синтез всех видов счетчиков, поэтому мы подробно оста­новимся лишь на синтезе наиболее распространенных двоичных счетчи­ков. Все счетчики строятся как автомат Мура, у которых выходной код совпадает с кодом состояния (СЧ {1:k} = Q{1:k}).

Таблица 2

Синтез счетчиков, работающих на сложение. Синтез счетчика начнем с построения достаточно простой схемы - трехразрядного счетчика, после чего полученные результаты распространим на много­разрядные счетчики. Для синтеза счетчика применим метод синтеза конечных автоматов, изложенный в [2].

Трехразрядный двоичный счет­чик имеет 8 состояний S и орга­низует счет входных сигналов от ну­ля до семи. Пусть каждое состояние имеет номер, равный численному зна­чению выходного кода счетчика S₀ , S₁ , S₂ , S₃ , ... , S₇ , тогда под воз­действием входного сигнала (У = 1) счетчик переходит в состояние, но­мер которого на единицу больше номе­ра предыдущего состояния. При до­стижении состояния S₇ происходит переполнение и счетчик возвращается в состояние S₀. Если входной сигнал отсутствует (У = 0), состоя­ние счетчика не изменяется. Рассмотренные положения могут быть по­ложены в основу построения таблицы переходов и выходов (табл. 2). Будем строить счетчик как автомат Мура. Тогда каждое состоя­ние S_i должно быть закодировано соответствующим ему выходным ко­дом i, что приводит к построению кодированной таблицы переходов (табл. 3).

Таблица 3

Определим функции внешних переходов триггеров Q₀, Q_l, Q₂, для чего кодированную таблицу переходов преобразуем в диаграммы Кapно (1)

После минимизации получаем:

(4.21)

Выражение Q₀ (t + 1) совпадает с функцией переходов Т-триггера, откуда следует, что нулевой разряд счетчика целесообразно строить на Т-триггере, подавая на его вход сигнал счета У:

Т₀ =У. (4.22)

Преобразуем выражение для Q₁(t+1), объединяя его члены по Q₁ и Q₁:

Полученное выражение совпадает с функцией перехода Т -тригге­ра, если в качестве управляющего сигнала использовать УQ₀ . Отсюда следует, что и Q₁ может быть построен на Т - триггере с функцией возбуждения (4.23)

Сравнивая функции возбуждения триггеров (4.22), (4.23) и (4.24), нетрудно заметить, что каждый последующий триггер перебра­сывается входным импульсом Г в противоположное состояние при на­личии счетного импульса У и установке всех предыдущих триггеров в единичное состояние. Распространяя это правило на случай многоразрядного счетчика, заключаем, что все разряды счетчика могут быть построены на триггерах Г - типа, функции возбуждения которых определяются как k - 1

В зависимости от способа реализации функций возбуждения раз­личают:

1. Счетчики с параллельным переносом, у которых все функции возбуждения формируются одновременно по выражениям

(4.25)

Такие счетчики являются самыми быстродействующими, поскольку все функции возбуждения могут быть сформированы одновременно.

2. Счетчики со сквозным переносом, у которых функции возбуж­дения формируются на цепочке комбинационных логических схем, струк­тура которой определяется следующим преобразованием:

(4.26)

Отсюда следует, что всякий триггер может запускаться импульсом счета предыдущего триггера, еcли последний находится в единичном состоянии. Счетчики со сквозным переносом имеют регулярную струк­туру и поэтому проще в построении, однако быстродействие их не­сколько ниже счетчиков с параллельным переносом.

3. Счетчики с последовательным переносом в качестве импульсов счета используют выходные сигналы предыдущих триггеров. Такой ре­жим работы оказывается возможным, если применяются триггеры с ди­намическим входом. В том случае, когда запуск триггера происходит по перепаду 1->0 ,

(4.27)

в противном случае импульс запуска необходимо снимать с инверсного выхода предыдущего триггера:

(4.28)

Счетчики с последовательным переносом чрезвычайно просты, они не требуют дополнительных схем формирования функций возбуждения, однако это достигается путем значительного снижения их быстродей­ствия, поскольку последующий триггер начинает опрокидываться лишь после того, как закончится опрокидывание предыдущего триггера (бу­дет сформирован импульс счета).

4. Счетчики с групповым переносом используют положительные стороны трех предыдущих методов построения - внутри группы осу­ществляется параллельный или сквозной перенос, чем достигается достаточно высокое быстродействие в группе, а группы соединяются последовательным переносом, благодаря чему реализуется простота построения схемы. Логические схемы счетчиков, работающих на сложе­ние, изображены на рис. 20.

Синтез счетчиков, работающих на вычитание. В этих счетчиках под воздействием импульсов счета (У = 1) изменение состояния про­исходит в сторону состояний меньшего номера S₇ ->S₆, S₆ -> S₅, ... S₀ -> S₇, поэтому таблица переходов принимает вид (табл. 4).

Кодирование состояний произведем так же, как и в счетчиках, работающих на сложение (табл. 5).

Рис. 20. Логические схемы счетчиков, работающих на сложение: а - с параллельным переносом; б - со сквозным переносом; в - с последовательным переносом; г - с групповым переносом.

Таблица 4

Выход- ной код
	b(t)	0	1
7		S7
6		S6
5	S5	S5
4	S4		S3
3	S3	S3	S2
2	S2		S1
1	S1	S1	S0
0

Таблица 5

По кодированной таблице переходов построим диаграммы Карно Q_o(t + 1), Q₁(t + 1), Q₂(t + 1) (2):

Диаграммы Карно (2) После минимизации полулаем:

(4.29)

(4.30)

Полученные выражения позволяют нам сделать следующие вывода:

1. Счетчики, работающие на вычитание, могут собираться на триггерах Т -типа, функции возбуждения которых описываются выраже­нием

(4.31)

1. В счетчиках, работающих на вычитание, в формировании функ­ции возбуждения участвуют инверсии выходных сигналов триггеров.

2. Для преобразования счетчиков, работающих на сложение, в счетчики, работающие на вычитание, достаточно счетные импульсы формировать по противоположным выходам предыдущих триггеров. От­сюда следует, что в схемах рис. 20 следует произвести простое из­менение - сигналы формирования импульсов счета брать с инверсных выходов триггеров.

Синтез реверсивных счетчиков. Реверсивные счетчики имеют две цепи переноса, одна из которых работает при сложении, а другая - при вычитании. Рассмотрим логические выражения функции возбуждения триггеров реверсивного счетчика для пар входных сигналов (УСЛ, УВЫЧ) и (У, R) и всех известных нам способов организации пере­носа.

Параллельный перенос:

или

Реверсивный счетчик с последовательным переносом работает на паре входных сигналов У, R. Если в наличии имеется пара УСА, УВЫЧ, то ее необходимо преобразовать в У, R. Для формирования R может быть использован R-S -триггер, у которого при R = Q входными сигналами являются Q_d = УВЫЧ и R_d = УСЛ. Поскольку сигнал реверса изменяется между импульсами счета, У формируется из УСЛ, УВЫЧ с задержкой: У = ЗАД(т) (УСЛ + УВЫЧ) Величина т опре­деляется длительностью переходных процессов, связанных с установ­кой режимов сложения - вычитания в конкретном счетчике.

Логические схемы наиболее интересных вариантов реверсивных счетчиков изображены на рис. 21,а, б и в; на рис. 21,г представле­на логическая схема формирования сигналов реверса и счета для счет­чика с последовательным переносом.

Построение счетчиков, работающих в системе счисления с произ­вольным основанием. Такие счетчики используют для своего построе­ния принципы группового переноса - внутри группы осуществляется счет по заданному основанию, импульс переноса между группами воз­никает при переполнении по тому же основанию. Поскольку значение произвольного основания не совпадает с целой степенью двух, то для построения разряда счетчика в наборе n двоичных триггеров исполь­зуются не все их состояния, а только часть, так чтобы 2^(n-1) < q < 2ⁿ. В принципе из 2ⁿ состояний могут быть исключены любые - первые, последние или промежуточные, это приведет лишь к изменению соот­ветствия между цифрами 0, 1, 2, .... q - 1 и комбинацией состояний триггеров (изменится таблица кодирования).

Рис. 21. Логические схемы реверсивных счетчиков: а - с параллельным переносом; б - со сквозным переносом; в - с последовательным переносом; г - формирование R и У на R - S -триггере

Если цифры новой системы кодируются двоичным позиционным ко­дом, то устройство формирования цифр можно исключить и использо­вать в счетчике первые q состояний. В этом случае исключению под­лежат последние состояния двоичного счетчика. Так, например, при построении разряда десятичного счетчика можно использовать четы­рехразрядный двоичный счетчик, имеющий 10 состояний - от нулевого по девятый; импульс переноса в следующий десятичный разряд будет формироваться тогда при переходе разряда из "9" в "0". Исключение "лишних" состояний осуществляется введением в двоичном счетчике дополнительных связей. Эти связи формируют сигналы возбуждения триггеров таким образом, чтобы осуществлялся требуемый перескок через "лишние" состояния. В практических схемах это достигается формированием сигнала принудительного обнуления, который по дости­жению разрядом счетчика q-1 - го состояния устанавливает его в со­стояние "0".

4.4.4. Микросхемы счетчиков. Микросхемы серии К155 содержат самые разнообразные счетчики, отличающиеся разрядностью, основани­ем счета, способом формирования переноса и др. Рассмотрим наиболее интересные из них.

Два Д -триггера K155M2 могут быть использованы как двухразряд­ный счетчик с последовательным переносом, допускающий предваритель­ную установку кода. Для этого достаточно соединить входы D с инверсными выходами Q. Вход синхронизации С можно теперь исполь­зовать как вход счетных импульсов Т. Установка триггера в началь­ное состояние осуществляется нулевыми значениями R и S; если на­чальной установки не требуется, то входы R и S остаются назадействованными (рис. 22,а). Четырехразрядный счетчик К155ИЕ5 пред­ставлен на рис. 22,б. Поскольку входы J и K незадействованы, это эквивалентно подаче на J и K логической единицы, что для J-K - триггера соответствует режиму счетного входа. Это означает, что с приходом импульса С1 триггер каждый раз будет опрокидываться в противоположное состояние. Из рисунка видно, что в цепи переноса первого триггера имеетcя разрыв, который позволяет использовать К155ИЕ5 как совокупность одноразрядного и трехразрядного счетчи­ков. Для организаций четырехразрядного счета точки Q₁ и С2 гальва­нически соединяются. Счетчик допускает установочное обнуление конъюнктивно связанными сигналами R_o(1) и R_o(2). Четырехразрядный двоичный реверсивный счетчик представлен микросхемой K155ИE7. Он выполнен по схеме с параллельным переносом и кроме счета (С = 1) позволяет производить обнуление (R₀ = 1) и установку начального кода (С = 0). Импульсы сложения УСА подаются на вход "+1", вычи­тания УВЫЧ - на вход "-1". Импульсы переноса p и заема р сни­маются с выходов >= 15 и <= 0 соответственно. Схемы К155ИЕ7 могут соединяться в многоразрядные счетчики с групповым переносом. Для этого достаточно выходы Р и Р предыдущей схемы соединить со входом +1 и -1 последующей схемы (рис. 22,г); сигналы С и R₀ ста­новятся в этом случае общими.

Двоично-десятичный счетчик представлен микросхемой К155ИЕ2. Она представляет собой четырехразрядный двоичный счетчик с допол­нительными обратными связями. Разрыв в цепи переноса первого триг­гера позволяет использовать ее как последовательность двоичного

Рис. 22. Микросхемы счетчиков:

а - на в -триггере K155TM2; б - четырехразрядный двоич­ный К155ИЕ5; в - реверсивный двоичный К155ИЕ7; г - со­единение К155ИЕ7 в многоразрядный счетчик: д - двоично-десятичный К155ИЕ2; е - двоично-десятичный реверсивный К155ИЕ6; ж - двенадцатиричный К155ИЕ6; з - делитель на "10" К155ИЕ1 и пятиричного счетчиков. Схема допускает предварительную установ­ку в "0" и "9". Логическая схема счетчика и его условное обозна­чение изображены на рис. 22, д.

Таблица 6

Поскольку действие дополни­тельных связей не затрагивает ра­боту первого разряда, ограничимся рассмотрением пятиричного счетчи­ка. Построим таблицу переходов, отображающую последовательность изменений состояний триггеров Q₂ , Q₃, Q₄ (табл. 6). Исключение состо­яний 5, 6 и 7 осуществляется за счет перехода от кода 4 сразу к коду 0. Это достигается соответствующей организацией переходов Q₂ (4) -> Q₂(0), Q₂(3) -> Q₄(4), Q₄(4) -> Q₄(0), которые в таблице отображаются горизонтальными чертами между со­стояниями.

В отличие от двоичного счетчика рис. 22,б единица Q₄ уста­навливается при помощи записи синхроимпульсом С единичного значения кода &S = Q₂Q₃ . Эта единица существует один такт, поскольку сразу же вступает в действие связь R = Q₄ = 1, обнуляющая триггер Q₄ при воздействии следующего синхроимпульса С. В то время, когда Q₄ находится в единичном состоянии, его инверсный сигнал прини­мает нулевое значение Q₄=0, которое по входам К и J блокирует действие синхроимпульса С на триггер Q₂ , что приводит к сохране­нию в нем нулевого состояния.

Реверсивный двоично-десятичный счетчик К155ИЕ6 отличается от двоичного реверсивного счетчика лишь импульсом переноса, который формируется по коду "9" (рис. 22, е). Двенадцатиричный счетчик К155ИЕ4 изображен на рис. 22,ж. За счет введения дополнительных связей в шестиричном счетчике Q₂ ,Q₃, Q₄ исключены состояния 6 и.

7. Счетчик-делитель представлен микросхемой К155ИЕ1 – декадным счетчиком с фазоимпульсным представлением информации (рис. 22,з). Он строится так же, как и К155ИЕ2, но выходной сигнал его форми­руется: Y = Х₃ Х₄ Q₁ Q₂ Q₄. Входы X₁ и X₄ связаны конъюнктивно и используются для обнуления счетчика (R = X₁ & X₂ ).

Глава 5. СЛОЖНЫЕ ОПЕРАЦИОННЫЕ ЭЛЕМЕНТЫ

Сложные операционные элементы строятся из простых операцион­ных элементов, таких, как регистры, счетчики, дешифраторы, мульти­плексоры и др., и выполняют над входными кодами ряд операционных преобразований. Мы рассмотрим два из них - запоминающее устройство (ЗУ) и арифметико-логическое устройство (АЛУ).

5.1. Запоминаюшие устройства

Оперативное запоминающее устройство (ОЗУ) строится из совокуп­ности статических регистров, объединенных единым функционированием. Для сокращения количества управляющих сигналов записи на регистры (УЗАП) и считывания с регистров (УСЧ) используется дешифратор дво­ичного позиционного кода в унитарный (управляющий). Выходной год дешифратора выбирает регистр, к которому в данный момент происхо­дит обращение (запись или считывание).

Рис. 23. Логическая схема ОЗУ

Все входные шины регистров гальванически соединяются, выходные мультиплексируются по выходным сигналам дешифратора.

Характеристики

Список файлов книги