Lab6_1 (774792), страница 4

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 4)

В окне Equations отображаются логические выражения, а также текстовое описание входящих и выходящих связей выбранных логических ячеек либо выводов ПЛИС.

Чтобы посмотреть информацию для входного вывода clk, выполните следующие действия:

1.Включите отображение окна Equations, выбрав в меню View команду Equations.

2.В режиме Last Compilation Floorplan (размещение, созданное последней компиляцией), в верхнем левом углу топологии(рис 37), выберите вывод clk. В окне Equations будет выведено выражение, а также выходящие связи вывода clk. Обратите внимание, что левая часть окна Fan-In (входящие связи) остается пустой, поскольку clk является входом и у него нет входящих связей, но есть только выходящие.

Рис. 37.

На рис. 38 показано поле Equations, слева от него список входящих связей, справа выходящих.

Рис. 38.

Для просмотра информации об узле ( |state_m:inst1 |filter~11) EС12_1_12 выполните следующие действия:

а) вверху списка Fan-Out (выходящие связи) выберите имя регистрового узла (|state_m:inst1|filter~11) EС12_1_12 (рис. 39);

б) нажмите Go To (перейти) — в списке Equations появятся реализуемые узлом логические выражения;

Рис. 39.

в) для раскрытия содержания терма щелкните левой кнопкой мыши на первом, помеченным синим цветом, терме выражения из списка Equations (рис. 40).

Рис. 40.

3.5.3 Отображение блоков MegaLAB

Каждый блок MegaLAB представляет собой структуру, объединяющую 16 логических блоков LAB (Logic Array Block), один блок встроенной памяти ESB (Embedded System Block) и систему внутренних соединений блока MegaLAB (MegaLAB Interconnect).

Для просмотра блоков MegaLABs в окне редактора физического размещения (Floorplan Editor) выполните следующие действия:

1. В меню View выберите Interior MegaLAB (режим отображения блоков MegaLAB). Блоки MegaLAB в редакторе топологии отображаются в виде прямоугольников. Неиспользованные ресурсы блоков MegaLAB по умолчанию показываются белым цветом. Используемые ресурсы — цветами, обозначающими использованные для разводки внутренние соединения (рис. 41).

Рис. 41

2. Чтобы развернуть структуру MegaLAB_Al, щелкните по символу "+" рядом с прямоугольником блока, расположенного в строке 1 столбца А. Блок MegaLAB раскроется, и станут видны его LAB(логические блоки), как показано на рис. 42.

3. В меню View выключите режим Full View (полный вид).

4. В меню View выберите Interior Cells (внутренние ячейки).

5. Закройте топологию, созданную последней компиляцией (Last Compilation loorplan), выбрав в меню File команду Close.

Рис. 42.

3.6 Реализация логических функций в блоках ESB

Система Quartus позволяет задать принудительное размещение логики составляющих проекта в блоках встроенной памяти ESB (Embedded System Block).

Блоки встроенной памяти ESB реализованы в микросхемах семейства АРЕХ20К и могут быть использованы для организации встроенной оперативной (RAM) либо постоянной (ROM) памяти, а также для реализации определенных логических функций в макроячейках матричной логики блоков ESB.

3.6.1 Сохранение назначений ресурсов, выполненных компилятором

Для сохранения назначений ресурсов, выполненных компилятором используется функция back-annotation. Эта функция позволяет сохранить (скопировать) выполненные компилятором назначения выбранных ресурсов в качестве текущих пользовательских.

Эту функцию удобно использовать при необходимости изменения назначений ресурсов проекта. При этом сначала выполненные компи­лятором назначения сохраняются в качестве текущих пользовательских, затем последние подвергаются корректировке в соответствии с требо­ваниями разработчика.

Для сохранения назначений выводов и типа ПЛИС выполните следующие действия:

1. В меню Assignments выберите пункт Back-annotate Assignments (сохранение назначений ресурсов).

2. В диалоговом окне Back-annotate Assignments под строкой Assienment(s) to Back-annotate (сохраняемые назначения ресурсов) выберите pin & device assignments (назначения выводов типа ПЛИС)(рис. 43).

Рис. 43.

3.6.2 Назначения реализации логических функций в блоках встроенной памяти

Чтобы назначить реализацию логики объекта state_m:inst1 в блоках ESB, выполните следующие действия:

1. В навигаторе проекта (Project Navigator) перейдите на вкладку Hierarchies (иерархия).

2. Раскройте иерархию проекта filtref, щелкнув по символу "+" на вкладке Hierarchies.

Рис. 44.

3. Выберите в иерархии проекта filtref ими объекта statejn:inst1.

4. Нажмите правую кнопку мыши и во всплывающем меню выберите Assignment Organizer (организатор назначений ресурсов). Откроется диалоговое окно Assignment Organizer. В окне будет выбрана опция Edit specific entity & node settings for (редактировать параметры указанного объекта и узла). В окне Name будут показаны иерархический путь и имя объекта state_m:inst1.

5. В списке Assignment Categories (категории назначений ресурсов), щелкните по символу "+", чтобы развернуть Options for Entities Only (параметры только объектов).

6. Щелкните по Click here to add a new assignment text.

7. Под Assignment (назначения ресурсов), в списке Name (имя), выберите Technology Mapper (технологический разводчик).

8. В списке Setting (установки), выберите Product term (матричная логика).

9. Нажмите Add (добавить). Назначение появится в списке Assign ment Categories (категории назначений ресурсов).

10. Нажмите ОК.

3.6.3 Перекомпиляция проекта

Чтобы перекомпилировать проект с новыми сделанными вами назначениями ресурсов, в меню Processing (обработка) выберите Start Compilation (запуск компиляции).

3.6.4 Просмотр текущей компоновки проекта, созданной компилятором

Для просмотра текущей компоновки проекта, созданной компилятором при последней компиляции, выполните следующие действия:

1. Откройте топологию, выбрав в меню Processing (обработка) Last Compilation Floorplan (текущее размещение, созданное последней компиляцией).

2. Для увеличения размера окна редактора Floorplan Editor (редактора физического размещения) в меню View (вид) включите режим Full Screen (полный экран). Обратите внимание, что назначения выводов сохранились от предыдущей компоновки, однако теперь логика реализована в блоках встроенной памяти — ESBs.

3. Щелкните по кнопке Selection Tool (инструмент выбора) на панели инструментов редактора Floorplan Editor.

4. Указателем Selection Tool укажите на некоторые из используемых встроенных блоков памяти ESBs, расположенные в центре строки 1. В окнах всплывающего текста ("bubble text") будут показаны относящиеся к этим блокам названия сигналов.

Обратите внимание, что поскольку все сигналы относятся к объекту state_m, их имена начинаются со "state_m".

Характеристики

Список файлов книги