Лекция №9. Моделирование устройств на функционально-логическом уровне (1245002), страница 2
Текст из файла (страница 2)
Однако обнаруженные риски ещене означают, что помехи действительно возникнут.Табл.5Рис.2Рис.3Для обнаружения статических рисков сбоя используют трехзначную логику, для обнаружениядинамических рисков сбоя - пятизначную логику.Трехзначная логика имеет три логических значения — «истина», «ложь» и «неопределённость». Притрехзначном моделировании требуется двукратное решение системы логических уравнений (при условии, чтоисходное состояние задано, а не находится путем решения) для промежуточного состояния сигналов иокончательного.Для схемы (рис.2) моделирование с использованием трехзначной логики представлено в таблице 5.Допустимые переключения сигналов через неопределенное состояние, то есть 1-*-0 или 0-*-1, все другиекомбинации свидетельствуют о возможных рисках сбоя. В данном случае переключение выхода "с" - 0-*-0,что говорит о статическом риске сбоя.
При этом динамический риск сбоя на выходе "е" не обнаружен.Элемент ИЭлемент ИЛИТабл.6 D,B =beta, e =alfaЕго можно обнаружить с помощью пятизначного моделирования. Оно также выполняется для промежуточногои окончательного наборов сигналов (0,1,*,alfa, beta). В таблице 6 представлены результаты пятизначногомоделирования. По выходам "с" и "е" обнаружены риски сбоев, так как допустимые переключения 1-beta-0или 0-alfa-1, все остальные комбинации свидетельствуют о рисках сбоев.Следует отметить два основных типа интерпретации понятия "многозначность": многозначность повиду переключения логических сигналов и многозначность как квантование логического сигнала поуровню.К первому типу можно отнести такие методы многозначной логики, которые основаны на использованиикроме значений "0" и "1" булевой алгебры различных представлений событийных сигналов:- при трехзначном моделировании для представления значений величин сигналов берется множество L ={0, 1/2, 1} , где "0" и "1" интерпретируются так же, как и в булевой алгебре, а "1/2" или «Х» обозначаетлибо переход из одного устойчивого состояния в другое, либо неопределенное состояние.- четырехзначная модель (алгебра Поста): "0", переходы "01" и "10", "1";- пятизначная модель: "0", "01"-alfa, "10"-beta, "1", "Х" - неопределенное значение;- восьмизначная модель: "0", "1", чисто алгоритмические переходы "01" и "10", которыеобозначаются специальными символами "+" и "-" соответственно, статические риски сбоя "S0" и "S1",динамические риски сбоя "D+" и "D-";- девятизначная модель: для моделирования устройств, содержащих микропроцессорные элементы, всигналах выделяют высокоимпедансное состояние, в которое переходит цепь, когда она отключена отисточника питания.Второй тип многозначности связан с квантованием сигнала по уровню, когда каждой определеннойамплитуде сигнала между двумя устойчивыми состояниями логического "0" и "1" присваиваютсяопределенные значения (например, в виде десятичного числа или двоичного кода).
Дальнейшая обработкасигналов в системах моделирования сводится к работе с этими значениями. В булевы функции непосредственно вводится дискретнаявременная функция, а изменения булевых функций во времени оценивается с помощью производной функции по времени. Алгоритмвыполнения анализа схем с помощью этого метода достаточно сложен, но позволяет выявлять соотношения задержек всостязающихся цепях, которые определяют наличие или отсутствие сбоя.Многозначность используется при описании взаимодействия аналоговых и цифровых компонентов впроцессе моделирования, причем устройства интерфейса включаются в схему замещения цепиавтоматически, когда они соединяются друг с другом.
Для обеспечения такого режима предварительно вбиблиотеки цифровых компонентов включаются ассоциируемые с каждым компонентом модели устройствинтерфейса, оформленные в виде макромоделей.Реальные цифровые ИС (в программе PSpice) представлены в виде примитивов Uxxx, отражающих ихфункционирование на логическом уровне, и двух аналого-цифровых и цифро-аналоговых интерфейсов А/Ц иЦ/А, отображающих их входные и выходные каскады.
Устройства интерфейса включаются междуаналоговыми и цифровыми компонентами и выполняют две функции:Во-первых, с их помощью при моделировании электрических процессов в аналоговой части цепи задаютсясхемы замещения входных и выходных каскадов цифровых компонентов, соединенных непосредственно саналоговыми компонентами.Во-вторых, они обеспечивают преобразование электрического напряжения в логический уровень инаоборот, чтобы обеспечить обмен данными между подпрограммами моделирования электрических процессовв аналоговой части цепи и логического моделирования цифровой части.Одной из первых удачных программ математического компьютерного моделирования РЭУ была программа(и язык схемотехнического моделирования) SPICE (Simulation Program with Integrated Circuit Emphasis),разработанная в начале 70-х годов ХХ столетия в Калифорнийском университете для больших ЭВМ, в конце80-х годов эта программа была адаптирована (приспособлена) для ПЭВМ и получила название PSpice.
Этапрограмма оказала сильное влияние на последующие подобные разработки. Язык SPICE использован длямоделирования цифровых узлов с использованием электрических сигналов.В системе PSpice использован таблично-топологический (или узловой) метод описания схемы:выделяются узлы и указывается, какие элементы установлены между этими узлами. Затемпрограмма автоматически составляет алгебраические и дифференциальные уравнениядля описания работы моделируемого устройства (вспомнить предыдущую лекцию).
ЯзыкSPICE и системы на его основе используются во многих САПР. Обычно такжепредусмотрен расчет логических устройств на основе булевой алгебры.PSpice позволяет синтезировать схему из готовых графических элементов. Для этогосистемы комплектуются библиотеками стандартных элементов. Основная сложность,возникающая при полном моделировании внутренней электрической схемы микросхемыпри автоматизированном проектировании, связана с размерностью вычислительнойзадачи и высоким порядком систем уравнений, описывающих цифровой узел.
Уже для микросхем среднейстепени интеграции объем вычислений становится неоправданно большим. Одним из методов, позволяющихсущественно сократить размерность задачи, является использование макромоделей (макросов). Однако ихудается построить только для очень ограниченного класса цифровых элементов — триггеров и логическихэлементов. Разработку математических моделей радиоэлементов обычно ведут фирмы-производители,которые заинтересованы в распространении своей продукции.** Существует два основных способа экстракции значений параметров для SPICE-моделей.Первый способ - определение значений параметров путем обработки экспериментальных данных, видкоторых определяется физическим смыслом каждого параметра - трудновыполнимо, так как отдельно длякаждого параметра должна быть разработана своя методика идентификации, учитывающая особенности ихиспользования в уравнениях модели.Второй способ - метод нелинейной многомерной оптимизации с ограничениями.
В качестве исходныхданных для экстракции используются одна или семейство вольт-амперных, вольт-фарадных илитемпературных (в зависимости от выбранной SPICE-модели) характеристик. В ходе экстракции подбираютсятакие значения требуемых параметров модели, при которых достигается максимальное приближение кэкспериментальным значениям соответствующих величин. Это обеспечивается путем минимизации целевойфункции, представляющей из себя, в общем виде, сумму по всем экспериментальным точкам квадратовразности экспериментальных и соответствующих модельных значений.
Этот способ идентификациипараметров заложен в основу программы SPAREXTЕще одной трудностью, возникающей на пути полного схемотехнического моделирования цифрового узлана основе SPICE-моделей составляющих его элементов, является отсутствие в свободном доступепринципиальных электрических схем, тем более с номиналами пассивных и характеристиками активныхэлементов. Большинство крупных фирм старается сохранить эту информацию в тайне (особенно для новыхразработок).
В технической документации на микросхемы они лишь иногда приводят структурную схему,которая не дает практически ничего для составления SPICE-моделей. Поэтому, в настоящее времяпроизводители микросхем практически прекратили распространение их SPICE-моделей.* Copyright OrCAD, Inc. 1998 All Rights Reserved.* $Date: 17 Nov 1998 10:48:24 $* --------------------------------------------------------------------------* The parameters in this model library were derived from the data sheets for* each part. Each part was characterized using the Parts option.* --------------------------------------------------------------------------Пример SPICE-модели транзистораmodel Q2sa1009 PNP(Is=21.05u Xti=3 Eg=1.11 Vaf=10.8 Bf=43.5 Ise=0 Ne=1.5 Ikf=0+Nk=.5 Xtb=1.5 Var=100 Br=14.36 Isc=303u Nc=2.5 Ikr=5.354+Rc=1.097 Cjc=2p Mjc=.3333 Vjc=.75 Fc=.5 Cje=5p Mje=.3333+Vje=.75 Tr=2.329u Tf=1n Itf=1 Xtf=0 Vtf=10)* created using Parts release 7.1p on 06/28/96 at 11:46* Missing output admittance.MODEL Q2SA1020 PNP+ IS=22.874E-15+ BF=157.34+ VAF=100+ IKF=6.1540+ ISE=211.08E-15+ NE=1.4906+ BR=500+ VAR=100+ IKR=20+ ISC=37.417E-15+ NC=1.1098+ NK=.83537+ RB=1+ RC=.19037+ CJE=64.281E-12+ MJE=.33333+ CJC=97.165E-12+ MJC=.33333+ TF=395.80E-12+ XTF=10+ VTF=10+ ITF=1+ TR=168.00E-9Все большее развитие получают другие подходы к моделированию микросхем, например основанные наIBIS-описании - (I/O Buffers Information Specification, или информационная спецификация буферовввода/вывода).Сущность IBIS заключается в том, что приводится описание свойств только входных и выходных буферовЦИС, причем под буфером понимается часть схемы, непосредственно связанная с тем или иным сигнальнымвыводом.
Распространение сигналов внутри микросхемы не моделируется и используется соответствующаятаблица истинности. Сами буферы представляются в виде схем замещения. Схема, при помощи которойобрабатывается входной сигнал и формируется управляющий выходной, называется внутренней логикой,или, согласно принятой в IBIS терминологии, логикой уровня и активации.Рис. Стандартная модель выходного буфера в IBIS-моделировании.Рис.
Стандартная модель входного буфера в IBIS-моделировании.При анализе все микросхемы заменяются совокупностью IBIS-моделей их буферов, проводится анализраспространения сигнала в печатном узле от микросхемы к микросхеме и оцениваются искажения сигналовпри распространении в элементах печатного монтажа. Смена логического состояния выходных буферовобеспечивается непосредственно программой моделирования и не зависит от логического состояния навходе. Для того чтобы входные и выходные буферы функционировали взаимосвязано, необходимо входныесигналы привести к нормированному виду.Рис.
Анализ целостности сигнала и взаимовлияния компонентов платыВнутреннюю часть схемы можно заменить таблицей истинности или схемой замещения согласно SPICE,чтобы она выполняла интересующие пользователя логические функции, а входные и выходные буфера — ихIBIS-моделями. Это позволяет моделировать свойства цифрового узла, которые интересуют разработчика.В настоящее время наблюдаются две важные тенденции в области IBIS.Первая из них — это массовый переход от SPICE к IBIS-моделям микросхем.Вторая заключается в том, что IBIS в своем развитии все больше сближается с VHDL и другими подобнымиязыками.
Файлы с IBIS-описанием микросхем могут быть дополнены VHDL-описанием логики еефункционирования. http://el-dvizhok.ru/modelirovanie-cifrovyx-uzlov-na-osnove-ibis-specifikacii-chast-1/Компания OrCAD, основанная в 1985 г., разработала модуль расчета аналого-цифровых схем OrCAD - PSpice A/D, послуживший основойвсех современных решении в этой области.В январе 1998 г. она объединилась с компанией MultiSim, которая дополнила список своих продуктов системой аналогово-цифровогомоделирования PSpice и системой сквозного проектирования DesignLab v.8.0.DesignLab — интегрированный программный комплекс корпорации MicroSim, предназначенный для сквозного проектированияаналоговых, цифровых и смешанных аналогово-цифровых устройств, синтеза устройств программируемой логики и аналоговыхфильтров.P-Cad (до 2006) или сейчас Altium Designer — это современный программно-аппаратный комплекс, наиболее известный в России ипредлагающий:-единую среду для проектирования РЭС на базе печатных плат и ПЛИС;-сквозную технологию от разработки или описания электрической схемы до подготовки платы к производству;-работу с интегрированной базой данных электронных компонентов;-поддержку двунаправленного интерфейса со многими распространенными CAD-системами;-широкие возможности в пользовательских настройках; коллективную работу над единым проектом.В программе Electronics Workbench (фирма Interactive Image Technologies) имеются виртуальные приборы (вольтметры,амперметры, генераторы, осциллограф, измеритель амплитудно-частотной характеристики и т.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
