Максимов Н.В., Партыка Т.Л., Попов И.И. Архитектура ЭВМ и вычислительных систем (2005) (1186253), страница 28
Текст из файла (страница 28)
Рассмотрим разновидности статической памяти.2.4. Организация оперативной памяти147Async SRAM (Асинхронная статическая память) Это кэш-память, которая используется в течение многих лет с тех пор, как появился первый 386-й компьютер с кэш-памятью второго уровня.Обращение к ней осуществляется быстрее, чем к DRAM, и может, взависимости от скорости процессора, использовать варианты с 20-,15- или 10-нс доступом (чем меньше время обращения к данным,тем быстрее память и тем короче может быть пакетный доступ кней). Тем не менее, как видно из названия, эта память является недостаточно быстрой для синхронного доступа, что означает, что приобращении процессора все-таки требуется ожидание, хотя и меньшее, чем при использовании DRAM.SyncBurst SRAM (Синхронная пакетная статическая память).При частотах шины, не превышающих 66 МГц, синхронная пакетная SRAM является наиболее быстрой из существующих видов памяти.
Причина этого в том, что, если процессор работает на неслишком большой частоте, синхронная пакетная SRAM можетобеспечить полностью синхронную выдачу данных, что означает отсутствие задержки при пакетном чтении процессором 2—1—1—1,т. е. синхронная пакетная SRAM выдает данные в пакетном цикле2—1—1 — 1. Когда частота процессора становится больше 66 МГц,синхронная пакетная SRAM не справляется с нагрузкой и выдаетданные пакетами по 3—2—2—2, что существенно медленнее, чемпри использовании конвейерной пакетной SRAM. К недостаткамотносится и то, что синхронная пакетная SRAM производитсяменьшим числом компаний и поэтому стоит дороже.
Синхроннаяпакетная SRAM имеет время адрес/данные от 8,5 до 12 не.Существует несколько основных конструктивных особенностейсинхронной пакетной SRAM, которые делают ее существенно превосходящей асинхронную SRAM при использовании в качестве высокоскоростной кэш-памяти:• синхронизация с системным таймером. В простейшем смыслеэто означает, что все сигналы запускаются от фронта сигналатаймера Получение сигналов по фронту тактового импульсатаймера существенно упрощает создание быстродействующейсистемы;• пакетная обработка. Синхронные пакетные SRAM обеспечивают высокое быстродействие при небольшом количестве логических схем, организующих циклическую работу памяти споследовательными адресами. Четырехадресная пакетная последовательность может быть перемежающейся для совместимости с Intel или линейной для PowerPC и остальных систем.148Глава 2.
Архитектура и структура ВМ и системУказанные особенности дают микропроцессору возможностьболее быстрого доступа к последовательным адресам, чем это можно сделать при других способах использования технологии SRAM.Хотя у некоторых поставщиков и имеется асинхронная SRAM 3 3Vсо временем таймер-данные, равным 15 не, конвейерная синхронная пакетная SRAM, выполненная по такой же технологии, можетобеспечить время таймер-данные менее 6 не.РВ SRAM (Конвейерная пакетная статическая память). Конвейер — это распараллеливание операций SRAM с использованиемвходных и выходных регистров.
Заполнение регистров требует дополнительного начального цикла, но, будучи однажды заполненными, регистры обеспечивают быстрый переход к следующему адресуза то время, пока по текущему адресу считываются данные.Благодаря этому такая память является наиболее быстройкэш-памятью для систем с производительностью шины более75 МГц. РВ SRAM может работать при частоте шины до 133 МГц.Она, кроме того, работает не намного медленнее, чем синхроннаяпакетная SRAM при использовании в медленных системах: она выдает данные все время пакетами по 3—1—1—1. Насколько высокапроизводительность этой памяти, можно видеть по времени адрес/данные, которое составляет от 4,5 до 8 не.1-Т SRAM.
Как уже отмечалось ранее, традиционные конструкции SRAM используют статический триггер для запоминания одного разряда (ячейки). Для реализации одной такой схемы на платедолжно быть размещено от 4 до 6 транзисторов (4-Т, 6-Т SRAM).Фирма Monolithic System Technology (MoSys) объявила о созданиинового типа памяти, в которой каждый разряд реализован на одномтранзисторе (1-Т SRAM). Фактически здесь применяется технология DRAM, поскольку приходится осуществлять периодическую регенерацию памяти. Однако интерфейс с памятью выполнен в стандарте SRAM, при этом циклы регенерации скрыты от контроллерапамяти.
Схемы 1-Т позволяют снизить размер кремниевого кристалла на 50—80 % по сравнению с аналогичными для традиционных SRAM, а потребление электроэнергии — на 75 %.Табл. 2.3 показывает возможности технологий SRAM при различных значениях быстродействия шины. Цифры в таблице обозначают типичные параметры доступа к памяти, выраженные в терминах количества циклов ожидания при первом и последующих обращениях. Следует отметить, что при увеличении быстродействияшины наиболее экономически эффективной технологией сначаластановится асинхронная, затем сквозная синхронная и, наконец,конвейерная синхронная SRAM.
Однако, в настоящее время все2.5. Интерфейсы149Таблица 2 3 Сравнительные характеристик различных типов SRAMТиппамятиБыстродействие шины, МГц335060667583100125Асинхрон2-1-1-1 3-2-2-2 3-2-2-2 3-2-2-2 3-2-2-2 3-2-2-2 3-2-2-2 3-2-2-2ная SRAMСинхронная пакет- 2-1-1-1 2-1-1-1 2-1-1-1 2-1-1-1 3-2-2-2 3-2-2-2 3-2-2-2 3-2-2-2ная SRAMКонвейерная пакет- 3-1-1-1 3-1-1-1 3-1-1-1 3-1-1-1 3-1-1-1 3-1-1-1 3-1-1-1 3-1-1-1ная SRAMменьше поставщиков выпускают модели высокоскоростных сквозных синхронных SRAM.
В результате для систем, для которых производительность не особенно важна, на частотах от 50 до 66 МГцконструкторы используют конвейерную синхронную память, поскольку этот вид памяти выпускается многими производителями.2.5. ИнтерфейсыСвязь устройств автоматизированных систем друг с другом осуществляется с помощью средств сопряжения, которые называютсяинтерфейсами. Интерфейс представляет собой совокупность линийи шин, сигналов, электронных схем и алгоритмов (протоколов),предназначенную для осуществления обмена информацией междуустройствами.Другими словами, интерфейс это не просто набор проводниковдля связи между устройствами, а целый комплекс техническихсредств.
На практике используются в основном унифицированныеинтерфейсы — унифицированный по составу и назначению наборлиний и шин, унифицированные сигналы и алгоритмы (протоколы)обмена, унифицированные конструктивные характеристики.Более строгое определение стандартного интерфейса — совокупность унифицированных технических, программных и конструктивных средств, необходимых для реализации взаимодействия различных функциональных элементов в автоматических системах обработки информации при условиях, предписанных стандартом инаправленных на обеспечение информационной, электрической иконструктивной совместимости указанных элементов.г~150Глава 2. Архитектура и структура ВМ и системКлассификация интерфейсовВыделяют следующие основные классификационные признаки:• способ соединения компонентов (магистральный, радиальный, цепочный, комбинированный);• способ передачи информации (параллельный, последовательный, параллельно-последовательный);• принцип обмена информацией (синхронный, асинхронный);• режим передачи информации (односторонняя, двухсторонняя,двухсторонняя поочередная).В соответствии с функциональным назначением интерфейсыможно поделить на следующие основные классы:• системные интерфейсы ЭВМ;• интерфейсы периферийного оборудования (общего назначения и специализированные);• программно-управляемых модульных систем и приборов;• интерфейсы сетей передачи данных и др.Рассмотрим подробнее первых два типа интерфейсов.Современные системы включают два типа шин:• системная шина, соединяющая процессор с ОЗУ и кэш-памятью 2-го уровня;• множество шин ввода-вывода, соединяющие процессор с различными периферийными устройствами.
Последние соединяются с системной шиной посредством моста, встроенного внабор микросхем (chipset), который поддерживает функционирование процессора (рис. 2.21).ЦП. Вторичная шина1f•"•""•"~ v"' Backside bus'"' Вторичнаякэшпамять^^ Системная(L2)^f~шина*чОперативнаяпамятьt*-,*•• 1 1ервичная шина.^L Frontside bus (FSB)Шины ввода•^ПерифелВЫВОД зЬ.рийныеМостустройстваРис. 2.21. Системные и интерфейсы ввода-вывода2.5. Интерфейсы151Системная шина при архитектуре DIB (Dual independent bus)физически разделена на две:• первичная шина (FSB, Frontside bus), связывающая процессорс ОЗУ и ОЗУ с периферийными устройствами;• вторичная шина (BSB, Backside bus) для связи с кэш-памятью.Использование двойной независимой шины повышает производительность за счет возможности для процессора параллельно обращаться к различным уровням памяти. Обычно термины «FSB» и«системная шина» используют как синонимы.Следует отметить, что используемая в настоящее время для описания интерфейсов терминология не является вполне однозначнойи ясной.
Системная шина часто упоминается как «главная шина»,«шина процессора», или «локальная шина». Для шин ввода-выводаиспользуются термины «шина расширения», «внешняя шина»,«хост-шина» и опять же — «локальная шина».Внутренние интерфейсыИнтерфейсы, характеристики которых приводятся в табл.
2.4, аконфигурация разъемов — на рис. 2.22, относятся к внутренним интерфейсам.ISA или EISA \PCIРис. 2.22. Разъемы шин ISA, PCI, AGP152Глава 2. Архитектура и структура ВМ и системТаблица 2.4 Основные характеристики внутренних интерфейсовТипичное применениеПиковая пропускнаяспособностьISAЗвуковые карты, модемы2 Мбит/с до 8,33 Мбит/сПрактически не используется начиная с 1999г.EISAСети, адаптеры SCSI33 Мбит/сПрактически не используется, замещается PCIPCIГрафические карты, адапте133 Мбит/с (32-битоваяры SCSI, звуковые карты ношина с частотой 33 МГц)вых поколенийСтандартРасширение PCI, предложенное IBM, HP, CompaqУвеличена скорость и количество устройствДо 16 Гбит/сРазработка «интерфейса3-го поколения» (Thirdgeneration Input/Output 3GIO), может заменить AGP.Последовательная шинаГрафические карты528 Мбит/с, 2х-графика(2х-графические карты)Стандарт для Intel-PC начиная с Pentium U, сосуществует с PCI30-фафика800 Мбит/с (4х-графика)Поддерживает видеокарты,потребляющие мощность до100Вт(А6Р-до25Вт)...PCI ExpressAGP PROСтандарт для периферийных устройств1 Гбит/с (64-битовая шинас частотой 133 МГц)-,.PCI-XAGPПримечанияШина ISA (Industry Standard Architecture) — стандартные шиныXT (8 бит) и AT (16 бит).Шина XT имеет:• 8-битовую шину данных;• 20-битовую шину адреса, что позволяет адресоваться к220 = 1 Мбайт памяти;• 3 канала прямого доступа к памяти (DMA);• тактовую частоту 8 МГц;• пропускную способность 4 Мбайт/с;• 62-контактный разъем.Из архитектурных особенностей шины укажем, что шина XTподдерживает централизованный метод арбитража, для чего в нейимеются общие линии запроса и ответа.
Для обеспечения арбитражавсем устройствам присваивается фиксированный уровень приоритета. Шина снабжена пятью линиями запроса на прерывания от раз-I2.5. Интерфейсы153личных устройств ПЭВМ к центральному процессору для привлечения его внимания. Каждая линия имеет фиксированный приоритет.Запуск процедуры прерывания производится по фронту сигнала.В настоящее время XT практически не применяется.В компьютерах AT шина расширена до 16 бит данных и 24 битадреса. В таком виде она существует и поныне как самая распространенная шина для периферийных адаптеров. Шина AT имеет:• 16-битовую шину данных:• 24-битовую шину адреса, что позволяет адресоваться к16 Мбайт памяти:• 8 каналов прямого доступа (DMA):• тактовую частоту 8/16 МГц;• пропускную способность 8 (16) Мбайт/сМаксимальная скорость передачи данных составляет (8 МГц хх 16 бит = 128 Мбит/с, 128 Мбит/с / 2 (передача данных требует от 2до 8 тактов) = 64 Мбит/с = 8 Мбайт/с).Все перечисленные ресурсы системной шины должны быть бесконфликтно распределены между абонентами.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
