Максимов Н.В., Партыка Т.Л., Попов И.И. Архитектура ЭВМ и вычислительных систем (2005) (1186253), страница 27
Текст из файла (страница 27)
Дело в том, что при работе на частоте800 МГц размеры RIMM становятся соизмеримыми с длиной волны(около 37 см), что ужесточает требования к расположению элементов на модуле. Работа на восьмикратной скорости достигается благодаря целому комплексу мер:• малой амплитуде сигналов (Rambus Signaling Logic с 0,8 В);• хорошо продуманной топологии шины;• плотной установке микросхем на модуле;• установке заглушек на концах дорожек, чтобы гасить отражение сигнала.Применение нескольких распространяющихся в противофазетактовых импульсов сводит к минимуму влияние помех.
Специальная ИС тактирования микросхем (RCG — Direct Rambus ClockGenerator) дает возможность согласовать направление распространения данных по шине с направлением распространения тактовыхимпульсов. Это позволяет надежно считывать информацию изчипа RDRAM независимо от того, насколько они удалены от контроллера.Memory Expansion. Один канал Direct Rambus максимум можетподдерживать 32 чипа Direct RDRAM. В материнской плате можетиспользоваться до трех RIMM-модулей.
Используя 64-Мбит,128-Мбит и 256-Мбит устройства, максимальная емкость памяти на142Глава 2. Архитектура и структура ВМ и системканал достигает 256 Мбайт, 512 Мбайт и 1 Гбайт соответственно.Для поддержки целостности канала все свободные RIMM-слотыдолжны заполняться continuity-модулями.Чтобы расширить канал сверх 32 устройств, могут использоваться два чипа-повторителя. С одним повторителем канал может поддерживать 64 устройства на 6 RIMM-модулях, а с двумя — 128 устройств на 12 модулях.Direct Rambus DRAM.
Чипы Direct Rambus DRAM составляютчасть подсистемы Rambus, запоминающую данные, это непосредственно носители информации. Все устройства в системе электрически расположены на канале между контроллером и терминатором.Устройства Direct Rambus могут только отвечать на запросы контроллера, который делает их шину подчиненной или отвечающей.VCM (Virtual Channel Memory) — разработанная NEC и Siemensтехнология, позволяющая оптимизировать доступ к оперативнойпамяти нескольких процессов (запись данных центральным процессором, перенос содержимого оперативной памяти на жесткийдиск, обращения графического процессора и т. п.) таким образом,что переключение между процессами не приводит к падению производительности. В отличие от традиционной схемы, когда все процессы делят одну и ту же шину ввода-вывода, в технологии VCMкаждый из них использует «виртуальную» шину.
Организованноена уровне чипа взаимодействие «виртуальных» и реальной шиныпозволяет достичь прироста производительности системы до 25 %.Схема VCM может быть реализована в рамках уже существующейтехнологии.Фирма определила новый протокол и схемные решения, разрешающие подсистемам, обращающимся к памяти, управлять виртуальными каналами (VC) — независимыми интерфейсными блокамиDRAM. Любой прибор, скажем, Ь2-контроллер или графическийпроцессор, должен иметь свой виртуальный канал. Каждый каналсодержит статический буфер страниц. Прибор может читать или писать в буферы, копировать их или загружать из накопителя DRAM.Операционная система, распознающая архитектуру VCM, может назначить собственный виртуальный канал.В современных системах доступ к памяти разных контроллеров,установленных на шине PCI, обычно чередуется в трудно предсказуемом порядке.
Доступ к разным участкам основной памяти инициируется как программными приложениями, разработанными спомощью модульных языков (например, C++), так и многозадачными операционными системами. Поэтому микросхемы DRAM вынуждены работать с разными страницами. Возникает задержка, тре-2.4. Организация оперативной памяти143буемая для предзаряда битовых линий накопителя и передачи информации от ячеек памяти через усилители считывания к блокуввода/вывода, что часто приводит к значительному замедлению работы всей системы.При разработке VCM основными целями являлись снижениедлительности задержки, а также снижение энергопотребления модулей памяти.
Добиться выполнения этой задачи, невыполнимой,если судить по опыту Direct RDRAM, где механизм управления питанием является одним из основных источников задержек, удалосьследующим образом.При работе обычной памяти Memory Master (любое активноесистемное устройство, которому по какой-то причине понадобилсядоступ к системной памяти, — контроллер PCI или AGP, кэш процессора L2, видеокарта, и т. п.) выдает запрос, обладающий уникальными характеристиками, — адресом, размером блока данных,и т. д.При наличии нескольких устройств, одновременно выполняющих запросы в разные области памяти (причем доступ в один момент времени может иметь только одно из них), о большой эффективности работы говорить не приходится (рис.
2.19, а).В соответствии с технологией VCM в VC SDRAM активное устройство (memory master) может сделать запрос, обладающий уникальными характеристиками — адресом, размером блока данных кпамяти, посредством виртуальных каналов. Системный контроллерпамяти ассоциирует каналы с процессами, что ускоряет работу системы, как если бы каждому процессу выделялся отдельный ресурс — доступ к памяти. Каждый канал может выполнить обменданными с любой строкой любого банка памяти.По этой технологии при записи данные не сразу заносятся в память, а помещаются в буфер — виртуальный канал — и хранятсятам до тех пор, пока память не будет готова их принять (она, например, может быть занята регенерацией или обменом с другим устройством) (рис.
2.19, б).Запись данных в VC SDRAM выполняет следующим образом:вначале данные записываются в виртуальный канал, а потом помере освобождения контроллера DRAM происходит запись непосредственно в ячейки памяти SDRAM.Чтение данных осуществляется путем запроса данных у виртуального канала, который в соответствии с запросом напрямую считает содержимое блока ячеек SDRAM, содержащих необходимыеданные, и дополнительно выполнит упреждающее чтение.144Глава 2.
Архитектура и структура ЕМ и системОпределениеадресаСинхронизацияРазмер блЬкаКоличествопоследовательныхобращенийРис. 2 19. Организация доступа к обычной DRAM (а) и VCM (б)Чтобы при одновременном обращении к памяти несколькихпроцессов не снизилась производительность, число каналов доведено до 16 по 1024 бита каждый (в модулях по 256 Мбайт), причем каждый канал может передавать до 2048 бит Работает VC SDRAMпри частоте до 143 МГц Тип корпуса — стандартный, совместимыйпо контактам и набору команд с SDRAMВ итоге эффективность доступа к памяти значительно повышается, особенно если учесть, что ничто не мешает, например, той жевидеокарте открыть три таких канала — один для загрузки вершинтреугольников, второй для загрузки текстур, третий для системногообмена с памятьюПо данным NEC увеличение эффективности может достичь90 %, а по тестам VCM133 SDRAM превосходит РС133 на 10—30 %2.4.
Организация оперативной памяти145Это включает уменьшившиеся задержки, и более высокую пропускную способность, и уменьшение энергопотребления (примерно нате же 30 %) за счет того, что в тот момент, когда происходит передача результатов запроса системному устройству, вся фоновая активность по другую сторону виртуального канала может быть приостановленаActive Link — разработка NEC, которая использует в DRAM архивацию (сжатие информации) Чтобы не загружать этой работойпроцессор, функции компрессии/декомпрессии данных возлагаютсяна микросхемы DRAM В результате несколько расширилось обрамление кристалла, но получен двойной выигрыш — нужна меньшаяпо количеству ячеек микросхема DRAM, и доступ к информациипроисходит быстрее, чем обычно Поскольку все больше информации в компьютерах имеет мультимедийную природу, то может бытьвыбран соответствующий алгоритм компрессии Процессор будетиметь возможность управлять DRAM (например, для выбора алгоритма компрессии) не только обычным образом (через контроллерпамяти), но и непосредственно По сведениям NEC, видеоданныесжимаются в чипе ActiveLmk в 4 разаIRAM (Intellectual Random Access Memory) Главная идея технологии IRAM заключается в размещении процессора и DRAM водном чипе Это дает возможность считывания и записи данныхдлинными словами (в пределах 128—16 384 бит), обеспечивая высокую пропускную способность памяти Раньше это было невозможно — все упиралось в неприемлемо большое число выводовмикросхемы Средняя скорость RAC/CAS равна приблизительно10—30 не для модулей емкостью 64—256 Мбайт IRAM При этомснижается энергопотребление и уменьшается место, занимаемоемикросхемами памятиМагнитная оперативная память.
Следует отметить, что первыеобразцы ОЗУ были построены на магнитных ферритовых сердечниках, которые пронизывали адресные и информационные шины(провода) Емкость таких ЗУ обычно не превосходила 64 КбайтВ последующем длительный период времени устройства ОЗУ выполнялись на кремниевых полупроводниковых элементахВ 2000 г IBM и немецкая фирма по производству полупроводников Infineon Technologies AG объявили программу разработкиMRAM (Magnetic Random Access Memory) Принцип организацииэлементов памяти — магнитная среда, заключенная между металлическими пленками, образующими линии записи и чтения данных(рис 220)146Глава 2.
Архитектура и структура ВМ и системЗапись «1»Запись «О»Чтение бита iБитовые линииРис. 2.20. Принцип функционирования MRAMа — запись данных, б — считываниеПреимущества технологии — высокая емкость и скорость, низкая стоимость, возможность применения как в форме статической,так и динамической памяти, более низкое энергопотребление.Статическая памятьСтатическая память (SRAM) обычно применяется в качествекэш-памяти второго уровня (L2) для кэширования основного объема ОЗУ.
Статическая память выполняется обычно на основе ТТЛ-,КМОП- или БиКМОП-микросхем и по способу доступа к даннымможет быть как асинхронной, так и синхронной. Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах для третьего — пятого поколений процессоров.
Время доступа к ячейкам такой памяти составляло от 15 не (33 МГц) до8 не (66 МГц).Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а одновременно (синхронно) с тактовыми импульсами. В промежутках между ними память может готовитьдля доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхроннойпамяти — синхронно-конвейерная SRAM (Pipelined Burst SRAM),для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3—1 — 1 — 1 такта припервом обращении и 1 — 1 — 1 — 1 при последующих обращениях, чтообеспечивает ускорение доступа более чем на 25 %.SRAM в качестве элементарной ячейки использует так называемый статический триггер (схема которого состоит из несколькихтранзисторов). Статический тип памяти обладает более высокимбыстродействием и используется, например, для организациикэш-памяти.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
