Максимов Н.В., Партыка Т.Л., Попов И.И. Архитектура ЭВМ и вычислительных систем (2005) (1186253), страница 26
Текст из файла (страница 26)
Изменена схема компоновки, как на уровне отдельных микросхем, так и на уровне модулей, вчастности, предполагается, что модули DDR-II DIMM будут иметьне 184 контакта, как DDR-I DIMM, a 230 контактов.SLDRAM (Synchronous linked DRAM). Этот тип устройств разработан консорциумом крупнейших производителей модулей памяти — SLDRAM Consortium. Считается, что применение SLDRAMэкономически выгодно при объеме ОЗУ не менее 256 Мбайт.
Этоттип памяти включает основные прогрессивные технологии, заложенные в его предшественниках — SDRAM и DDR RAM. Повышение производительности достигается за счет распространения пакетного протокола передачи данных на сигналы управления (отчего ипошло название этого типа памяти — Linked SDRAM). В SLDRAMадреса, команды, а также сигналы управления передаются в пакетном режиме по однонаправленной шине Command Link.Одновременно с ними по другой, двунаправленной шине DataLink, и тоже в пакетном режиме передаются данные, причем передача происходит на обоих фронтах тактовых импульсов, как и в случае с DDR SDRAM.
Величина всего пакета данных может равнятьсяцелой странице (строке памяти). Поскольку пропускная способность обеих шин (команд и данных) одинакова, можно переключаться на любую страницу памяти без потери производительности.По сравнению со SDRAM набор команд у SLDRAM значительно увеличен, что очень облегчает работу контроллера. Командапредставляет собой четыре 10-битных пакета и содержит всю информацию для проведения следующей операции. Таким образом,возрастает эффективность управления памятью — всего за четыретакта передается вся информация, описывающая массив данных.Максимальная достижимая нынешним поколением SLDRAMскорость передачи превышает 1 Гбайт/с на каждый разряд при частоте 400 МГц. Надо заметить, что при такой частоте очень важно,чтобы все сигналы точно синхронизировались с тактовыми импульсами системной шины, и чтобы все микросхемы памяти в пределах138Глава 2.
Архитектура и структура ВМ и системодного модуля имели близкие временные задержки. Для этого контроллер программирует все чипы модуля памяти так, чтобы они выдавали данные на шину одновременно, независимо от разброса ихпараметров и степени удаленности микросхем от контроллера. В результате самая удаленная микросхема выдает данные без задержки,а самая близкая — через промежуток времени, нужный, чтобы сигнал распространился от самой удаленной до самой близкой. Этизначения определяются в момент подачи питания на ИС и постоянно корректируются во время работы.ESDRAM (Enhanced SDRAM — улучшенная SDRAM) — болеебыстрая версия SDRAM, сделанная в соответствии со стандартомJEDEC компанией Enhanced Memory Systems (EMS). С точки зрения времени доступа производительность ESDRAM в 2 раза вышепо сравнению со стандартной SDRAM.
В большинстве приложенийESDRAM, благодаря более быстрому времени доступа к массивуSDRAM и наличию кэша, обеспечивает даже большую производительность, чем DDR SDRAM.Сначала появился EDRAM (с асинхронным интерфейсом), а затем с появлением SDRAM был разработан ESDRAM (с синхронным). Основные его отличия от SDRAM:• более быстрое время доступа (27 не вместо стандартных60 не);• производительность, повышенная почти до уровня статического ОЗУ, по цене динамического;• кэш-память, связанная с каждым банком памяти;• скрытая регенерация;• гибкое использование кэш-памяти для обеспечения максимальной производительности при различных типах обращений.Принцип работы ESDRAM в том, что из динамической вкэш-память целиком переносится вся строка, в которой находитсясчитываемая ячейка.
После этого считывание производится уже изкэш-памяти, а в основной памяти в это время можно выбиратьнужную строку или производить регенерацию. Перенос почти несказывается на быстродействии, поскольку длится один такт.ESDRAM может работать в режиме «упреждающего обращения»к массиву SDRAM, в результате следующий цикл записи или чтенияможет начаться в момент, когда выполнение текущего цикла не завершено. Возможность использовать такой режим напрямую зависит от центрального процессора, управляющего работой конвейераадресации.2.4. Организация оперативной памяти139Операция записи, в отличие от чтения, происходит в обходкэш-памяти, что увеличивает производительность ESDRAM при возобновлении чтения из ранее уже загруженной в кэш строки.
Приэтом скорость работы ячеек ESDRAM составляет 22 не в отличие отстандартной скорости работы ячеек SDRAM, имеющей значения50—60 не.Недостаток ESDRAM — усложнение контроллера: он долженучитывать возможность подготовки к чтению новой строки памяти.Кроме того, при произвольных адресах чтения кэш-память используется крайне неэффективно, поскольку чтение строки памяти целиком происходит очень редко. Этого недостатка нет у другого типапамяти — CDRAM.CDRAM (Cached DRAM — DRAM с кэш-памятью). Этот типОЗУ разработан в корпорации Mitsubishi и представляет собой улучшенный вариант ESDRAM.
Изменения коснулись кэш-памяти — ееобъема, принципа размещения данных, средств доступа. CachedDRAM имеет раздельные адресные линии для статического кэша идинамического ядра памяти. Необходимость управлять разнородными типами памяти усложняет контроллер, однако эффективностькэш-памяти, размещенной «внутри» микросхемы, выше, чем притрадиционной архитектуре ПК, так как перенос в кэш осуществляется блоками, в восемь раз большими, чем при выдаче «наружу» измикросхемы обычной DRAM. В CDRAM объем одного блока данных, помещаемого в кэш, уменьшен до 128 битов.
Это позволяетиспользовать кэш-память гораздо эффективнее, чем в ESDRAM,поскольку в 16-килобитной кэш-памяти могут одновременно храниться данные из 128 различных участков памяти. Затирание первого помещенного в кэш участка памяти начнется лишь при обращении к 129-му. Поскольку перенос из DRAM в SRAM совмещен свыдачей данных на шину, то частые, но короткие пересылки неснижают производительности всей микросхемы при перекачкебольших объемов информации и уравнивают CDRAM с EDRAM, апри выборочном чтении преимущество остается за CDRAM.Direct Rambus (DRDRAM).
Обычная архитектура DRAM достигает своего практического потолка при частоте ЦП в 300 МГц. Появление концепции Direct Rambus DRAM (1999 г.) дает долговременное решение этой проблемы.DRDRAM — высокоскоростная динамическая память с произвольным доступом, разработанная Rambus Inc. Она обеспечиваетвысокую пропускную способность по сравнению с большинствомдругих DRAM. Direct Rambus DRAMs представляет интегрированную на системном уровне технологию.I140Глава 2. Архитектура и структура ЕМ и системПодсистема памяти Rambus состоит из следующих компонентов:• основного контроллера (RMC — Rambus Memory Controller);• канала (RC — Rambus Channel);• разъема для модулей (RRC — Rambus RIMM Connector);• модуля памяти (RIMM — Rambus In-line Memory Module);• генератора дифференциальных импульсов (DRCG — DirectRambus Clock Generator);.• микросхемы памяти (RDRAM — Rambus DRAM).Рассмотрим основные компоненты данной системы (рис.
2.18).Direct Rambus Controller — главная шина подсистемы памяти, помещается на чипе, таком, как PC-чипсет, микропроцессор, графический контроллер и пр. Физически можно поместить до четырехконтроллеров Direct Rambus на одном чипе. Контроллер представляет собой интерфейс между чипом логики и каналом DirectRambus. В его обязанности входит генерирование запросов, управление потоком данных и еще ряд функций. Direct Rambus-контроллер состоит из двух отдельных функциональных блоков: RambusApplication Specific Integrated Circuit Cell (RAC) и контроллераRambus. Роль RAC — обеспечить физический и электрический интерфейс контроллера с внешней шиной, а 8-разрядный контроллерRambus служит ядром 16-разрядного контроллера Direct Rambus.Шина Direct Rambus Channel соединяет чипы памяти друг с другоми модули RIMM с контроллером.
Она состоит из трех независимыхшин: 16-разрядной шины данных и двух шин адреса (отдельно длястрок и для столбцов) общей «шириной» 8 битов.RDRAMSRDRAMS4 канала (64 бит) — 6,4 Гбит/сRDRAMSRDRAMS2 канала (32 бит) — 3,2 Гбит/с1 канал (16 бит) — 1,6 Гбит/сРис. 2.18. Варианты построения RDRAM2.4. Организация оперативной памяти141Direct Rambus Channel создает электрическое соединение междуRambus-контроллером и чипами Direct RDRAM. Работа канала основана на 30 сигналах, составляющих высокоскоростную шину. Эташина работает на тактовой частоте 400 МГц и позволяет передаватьданные на 800 МГц (данные передаются по обоим фронтам такта).Такая высокая частота достигается за счет использования некоторых технических приемов.
Два канала данных (шириной в байт каждый) позволяют получить пиковую пропускную способность в1,6 Гбайт/с. Канал может быть выполнен на обычных системныхплатах и соответствует форм-фактору SDRAM.RIMM содержит 16 банков памяти (до 32 — в реализации NEC).К каждому из банков подключаются два усилителя, объединенныхдвумя внутренними шинами. Впервые RDRAM стали устанавливатьв высокопроизводительных графических станциях Silicon Graphics.Чтобы обеспечить нормальное функционирование системы с сигналами, измеряемыми долями наносекунд (1,25 не), была разработанаспециальная топология шины модуля памяти. Этот модуль назвалиRIMM — Rambus In-line Memory Module (no аналогии с SIMM иDIMM). Его особенность — одинаковая длина всех сигнальных дорожек; благодаря этому ко всем чипам RDRAM модуля сигналыприходят одновременно.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
