Общая часть (часть 2) (2015) (by Кибитова) (1161598), страница 15
Текст из файла (страница 15)
Реальные соотношения между длительностью цикла и временем доступаПервыйвремя доступадоступа (access(access timetime—— ttaccess— этоэто времявремя междумежду—этовремямеждуaccessПервый ——технологий,время)))—accessзависят от конкретныхприменяемых дляорганизацииОЗУ(в некоторыхОЗУсодержимогоэтогоэтогослова.слова.запросомна чтениеслова из оперативнойоперативной памятипамятиполучениемсодержимогослова.запросомчтениеии получениемсодержимогоtcycle/taccessна>2).Последнее утверждениеговорито том,что возможнаситуация, этогопри которой— длительностьдлительностьциклапамяти(cycletimetime——tcycletcycle—этоэтоэтоcycleВторойциклапамяти(cycle) )—для чтения NВторойслов из параметрпамяти потребуетсявременибольше,чем N×taccess.минимальноевремяначалом текущегообращенияпамяти.последующегообращенияпамяти.минимальноевремяии последующегообращениякккпамяти.Вернемсяк междуобозначеннойвтекущегоконце предыдущегопунктапроблемедисбалансаОбычно,длительностьдоступациклапревосходитвремяпамятисущественнопревосходитвремядоступаОбычно,циклапамятисущественнопревосходитвремядоступапроизводительности аппаратных компонентов компьютера.
Скорость обработки данныхв(t(tпроцессоре>t).Этосвязаностем,чтоустройствапамятиустроенытакимобразом,чтопослеЭтоустройствапамятиустроенытакимобразом,чтопослеcycleпослеcycle>taccessaccess). вcycleaccessнесколько раз превышает скорость доступа к информации, размещенной воперациичтениямногиеиз устройствустройствчтениирегенерации(т.е.
приприкомандыоперациичтенияпамятитребуютрегенерации(т.е.чтениипамятитребуютскоростьрегенерации(т.е.причтенииоперативнойпамяти.Необходимо,чтобыитоговаявыполненияинформацияизячейкиразрушаетсяеё–сохранитьинформацию,надоинформацияизячейки–длятого,чтобысохранитьинформацию,надодлятого,чтобысохранитьинформацию,надопроцессором как можно меньше зависела от скорости доступа к коду команды иеёеёкзаписать).Реальныесоотношениямеждудлительностьюциклаивременемдоступазаписать).Реальныемеждудлительностьюциклаивременемдоступадоступаиспользуемым в ней операндам из памяти.
Это составляет проблему, которая системнымзависятконкретныхтехнологий,ОЗУзависятотрешаетсяконкретныхприменяемыхорганизацииОЗУОЗУорганизацииОЗУ(в(в(внекоторыхнекоторыхприменяемыхдляорганизацииОЗУнекоторыхОЗУобразомотна уровнеархитектурыЭВМ.дляВ аппаратурекомпьютераприменяетсяttcycle/t>2).Последнееутверждениеговоритотом,чтовозможнаситуация,прикоторой/t>2).Последнееговоритотом,чтовозможнаситуация,прикоторойaccessкоторойcycle accessaccesscycleцелыйряд решений, призванных сгладить эту разницу.
Одно из таких решений—длячтенияNсловизпамятипотребуетсявременибольше,чемN×t.длячтенияNсловпотребуетсявременибольше,чемN×t.accessaccessaccessaccessрасслоение памяти.Вернемсяк ОЗУобозначеннойдисбалансаВернемсявв аппаратныхконцепунктапроблемедисбалансапунктапроблемыпроблемедисбалансаконце предыдущегопредыдущегопунктапроблемедисбалансаРасслоение— один изпутей решениявпроизводительностиаппаратныхкомпонентовкомпьютера.Скоростьобработкиданныхвввпроизводительностикомпонентовкомпьютера.Скоростьобработкипроизводительностиаппаратныхкомпонентовкомпьютера.Скоростьобработкиданныхданныхскорости доступа к данным,размещеннымв оперативнойпамяти,и производительностьюпроцессоренесколькоразпревышаетскорость доступадоступаинформации,размещеннойпроцессорескоростьккк информации,размещеннойпроцессоренесколькоинформации,размещеннойввввраз превышаетскоростьдоступаинформации,размещеннойпроцессора.вввСутьрасслоениясостоит в следующем(Рис.
24,Рис.25).оперативнойчтобы итоговаяитоговая скоростьскоростьвыполнениякомандыоперативной памяти.Необходимо, чтобычтобыитоговаяскоростьвыполнениякомандыоперативнойпамяти. Необходимо,скорость выполнениявыполнения командыкомандыПоследовательностьпроцессоромкакможноменьшезависелаотскоростидоступаккодукомандыпроцессоромкакзависелаотскоростидоступаккодукомандыот скорости доступапроцессором как можно меньше зависеладоступа кк кодукоду командыкоманды ииииккккадресовиспользуемымвнейоперандамизпамяти.Этосоставляетпроблему,котораясистемнымиспользуемым в ней операндам из памяти.Этосоставляетпамяти.Этосоставляет проблему,проблему,котораясистемнымиспользуемымпроблему,котораякотораясистемнымсистемнымi,i+1,i+2,...,i+K–1образомархитектуры ЭВМ.ЭВМ. ВВ аппаратуреаппаратуре компьютеракомпьютераприменяетсяобразом решаетсярешается наприменяетсяобразомрешаетсяна уровнеуровне архитектурыархитектурыЭВМ.Ваппаратурекомпьютераприменяетсякомпьютера применяетсяцелыйсгладить этуэту разницу.разницу.
ОдноОдноизтакихрешений—целый рядряд решений,решений, призванныхпризванных сгладитьсгладитьэтуразницу.Одноизтакихрешений—целыйрядрешений,Одно изиз такихтаких решенийрешений——расслоениепамяти.расслоениепамяти.расслоение памяти.Общий для всехРасслоениеаппаратных путейпутей решениярешенияпроблемыдисбалансаРасслоение ОЗУаппаратныхОЗУ —— одинодин изизбанковаппаратныхпутейрешенияпроблемыдисбалансаРасслоениерешения проблемыпроблемыдисбалансадисбалансаввввконтроллерскоростидоступакданным,размещеннымвоперативнойпамяти,ипроизводительностьюскоростидоступаразмещеннымвоперативнойпамяти,ипроизводительностьюпамяти,скорости доступа к данным, размещеннымпамяти, ии производительностьюпроизводительностьюдоступав коперативнойпамятипроцессора.следующем (Рис.(Рис.24,24,Рис.Рис.25).25).процессора.
СутьСуть расслоениярасслоения состоитсостоит вв следующемследующем(Рис.24,Рис.25).процессора.Суть25).ПоследовательностьПоследовательностьПоследовательностьБанк №0Банк №1…Банк №K–1адресовадресовадресовi,i, i+1,i+2,...,i+K–1i+1,i+2,...,i+K–1i+1, i+2, ..., i+K–1ii+1… i+K–1ОбщийОбщий длядля всехвсехОбщийдлявсехбанковбанков контроллерконтроллербанковконтроллердоступаккк памятидоступапамятидоступадоступапамятиРис.
24. Централизованный контроллерк ОЗУ— один контроллер на все банки.Всё пространствоОЗУ Банкделитсяна K …независимыхподустройств,которыеБанк №0№1Банк№K–1Банк№1…Банк№K–1Банк№0Банк…Банк№K–1Банк памяти.№0Банк №1№1… из банковБанк№K–1называются банкамиОбычноразмер каждого– этонекоторая степеньдвойки (K = 2L). Адресация в системе организована таким образом, что младшие Li…i+K–1i+1банка (Рис.
25).… Подряд идущиеi+K–1разрядов адреса содержатномерi+1ячейки памятиiii+1…i+K–1i+1…i+K–1распределены между банками таким образом, что у любой ячейки ее соседи размещаются 36в соседнихбанках(т.е.онинаходятсявразныхЧтоконтроллердает подобнаяРис. 24.24.ЦентрализованныйЦентрализованный контроллерккОЗУ—набанки.Рис.контроллер доступадоступабанках).ОЗУ—одинодинконтроллернавсевсеорганизациябанки.Рис.24. ЦентрализованныйЦентрализованныйконтроллердоступаОЗУ—контроллерна24.контроллердоступа ккОЗУ— одинодинконтроллерна всевсе банки.банки. из-запамяти?Рис.Расслоениепамяти позволяетво многомсократитьзадержки,возникающиеВсё пространствоKподустройств,которыенесоответствиявремени доступа делитсяи цикла напамятипри выполнениипоследовательногоВсёделитсянаK независимыхнезависимыхподустройств,которыеВсё пространствопространство ОЗУОЗУделитсянаKподустройств,которыеВсёпространствоОЗУделитсяна каждогоK независимыхнезависимыхкоторыеназываютсябанкамипамяти,Обычнобанков––подустройств,этонекотораядоступак ячейкамт.к.при размеррасслоенииОЗУиззадержки,связанныес степеньцикломназываютсябанкамипамяти.размеркаждогоизбанковэтонекотораястепеньназываются банкамибанками памяти.Обычноразмеркаждогоизбанков–– этонекотораястепеньназываютсяпамяти.ОбычноразмеркаждогоизбанковэтонекотораястепеньLпамяти,будутвозникатьтольковтехслучаях,когдаподрядидущиеобращенияпопадаютдвойки (K(K == 22Lв системеорганизованатакимобразом,чтомладшиеLL двойки).Адресациясистемеорганизованатакимобразом,чтомладшиеLдвойки(Kтот= же2L).АдресацияввТакимсистемеорганизованатакимобразом,чтомладшиеLLдвойки=2).Адресациясистемеорганизованатакимобразом,чтомладшиевразрядоводин и(Kбанкпамяти.образом,расслоениепамятипозволяетдобитьсяразрядовадресасодержатномербанка(Рис.25).Подрядидущиеячейкипамятиадресабанка (Рис.(Рис.
25).25). ПодрядПодряд идущиеидущие ячейкиячейки памятипамятиразрядовадресасодержатномербанкаразрядовадресасодержатбанка при(Рис.Подрядячейкипамятиувеличенияскоростичтенияномериз памятидоступе.Используяраспределенымеждутакимобразом,чтоуу25).любойячейкиееразмещаютсяраспределенымеждубанкамиобразом,чтопоследовательномлюбойячейкиидущиееесоседисоседиразмещаютсяраспределенымеждубанкамитакимобразом,чтоулюбойячейкиеесоседиразмещаютсяраспределенымеждубанкамитакимобразом,чтоулюбойячейкиеесоседиразмещаютсяорганизацию параллельной работы банков, в идеальном случае, можно повысить3636 целей необходимо использовать болеепроизводительность работы ОЗУ в K раз.
Для этих3636сложную архитектуру системы управления памятью.Возможны две модели организации доступа к памяти – с централизованнымконтроллером доступа к памяти (Рис. 24 – один контроллер управляет всеми банками; вэтом случае нет проблемы цикла памяти, т.к. соседние ячейки памяти находятся в разныхв соседних банках (т.е. они находятся в разных банках).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
