Э. Таненбаум - Архитектура компьютера (1127755), страница 65
Текст из файла (страница 65)
Опишите, как это происходит, и нарисуйте логическую схему для функции, которая принимает значение О, если слово, соответствующее строке таблицы истинности, содержит четное число букв,и 1, если оно содержит нечетное число букв (например, 0000 = нуль = четыре буквы — > 0; 0010 = два = три буквы — > 1; 0111 = семь = четыре буквы -+ 0; 1101 = тринадцать - десять букв — э 0). Подсказка: назовем четвертую входную переменную Р. Тогда восемь входных линий можно связать с (гсс, землей, Р или Р. Нарисуйте логическую схему двухразрядного кодера, который содержит 4 входные и 2 выходные линии. Одна из входных линий всегда равна 1.
Двух- разрядное двоичное число на двух выходных линиях показывает, какая именно входная линия равна 1. Нарисуйте логическую схему двухразрядного демультиплексора, у которого сигнал на единственной входной линии направляется к одной из четырех выходных линий в зависимости от значений двух линий управления. Вопросы и задания 259 10. Перерисуйте программируемую логическую матрицу, изображенную иа рис. 3.14 11. Что делает данная схема? А в 16. 16-разрядиое АЛУ собирается из 16 одноразрядных АЛУ, каждое из которых 17.
Иногда требуется, чтобы 8-разрядиое АЛУ (см., например, рис. 3.19) выдава 12. 13. 14. 15. Покажите, как иа ией можно реализовать логическую функцию большинства (см. рис. 3.3). Обязательно покажите, какие из потенциально возможных свя- зей используются в первой и второй матрицах. Обычная схема СИС представляет собой 4-разрядиый сумматор. Четыре такие схемы можно связать вместе и получить 16-разрядный сумматор. Как вы думаете, сколько выводов должен содержать каждый 4-разрядиый сумматор? Почему? Сумматор с числом разрядов п можно получить путем каскадиого объединения п полных сумматоров, причем перенос в стадию г, который мы обозначим Сь получается из результата вычислений иа стадии 1 — 1.
Перенос в стадию О, С~ равен О. Если вычисление суммы и переноса составляет иа каждой стадии Т ис, то перенос в стадию 1 будет вычислен только через 1Т ис после начала суммирования. При большом п до вычисления переноса в последнюю стадию может пройти очень много времени. Разработайте сумматор, который работает быстрее. Подсказка: каждый перенос С, можно выразить через операнды (биты) А; — 1 и В; — 1, так же, как и перенос С, — 1.
Использовав это соотиошеиие, можно выразить С; как функцию от входных сигналов иа стадии от 0 до 1 — 1, так что все переносы можно будет генерировать одновременно. Если все вентили иа рис. 3.18 имеют задержку иа прохождение сигнала в 1 ис, а все прочие задержки ие учитываются, сколько потребуется времени (минимум) для получения достоверного выходного сигнала? АЛУ, изображенное иа рис. 3.19, способно выполнять сложение 8-разрядиых двоичных чисел. Может ли оио выполнять вычитание двоичных чисел? Если да, то объясните, как.
Если иет, преобразуйте схему таким образом, чтобы оиа могла вычитать. тратит иа суммирование 10 ис. Если задержка иа прохождение сигнала от од- ного АЛУ к другому составляет 1 ис, сколько времени потребуется для полу- чения конечного результата? ло иа выходе константу — 1. Предложите два различных способа того, как это можно сделать. Для каждого способа определите значения шести сигналов управления. 260 Глава 3. Цифровой логический уровень 18. Каково состояние покоя входов 5 и )? у ЯК-защелки, построенной из двух вентилей НЕ-И? 28. Посмотрите на рис. 3.36. Обозначьте время передачи адресных линий как Тм 19.
20. 21. 22. 23. 24. 25. 26. 27. Схема на рис. 3.25 представляет собой триггер, который запускается на фронте синхронизирующего сигнала. Преобразуйте эту схему так, чтобы получить триггер, который запускается на спаде синхронизирующего сигнала. В памяти размером 4 х 3, изображенной на рис. 3.28, используются 22 вентиля И и три вентиля ИЛИ. Сколько потребуется вентилей каждого из двух типов, если схему расширить до размера 256 х 8? Вы консультируете неопытных производителей микросхем МИС.
Один из ваших клиентов по требованию потенциально важного покупателя предложил выпустить микросхему, содержащую четыре Р-триггера, каждый из которых имеет выходы Я и Я. В данном проекте все 4 синхронизирующих сигнала объединены (также по требованию покупателя). Входов предварительной установки и очистки у схемы нет. Ваша задача — дать профессиональную оценку этой разработке. С увеличением объема памяти, помещаемой на одну микросхему, число выводов, необходимых для обращения к этой памяти, также увеличивается.
Иметь большое количество адресных выводов на микросхеме довольно неудобно. Придумайте способ обращения к 2" словам памяти при наличии меньшего количества выводов, чем л. В компьютере с 32-разрядной шиной данных используются динамические ОЗУ размером 1 М х 1. Каков минимальный объем памяти (в байтах), который может содержаться в этом компьютере? Вернитесь к временной диаграмме на рис. 3.35. Предположим, вы замедлили задающий генератор до 20 нс вместо 10 нс, но временные ограничения сохранились без изменений. Сколько времени в худшем случае будет у памяти на то, чтобы передать данные в шину во время Тз после того, как установлен сигнал МКЕО? Снова посмотрите на рис.
3.35. Предположим, тактовый генератор работает с частотой 100 МГц, а время Т„р возросло до 4 нс. Можно ли при этом продолжать использовать микросхемы памяти на 10 нс? В таблице 3.4 показано, что значение Тмь должно быть по крайней мере 2 нс. Можете ли вы представить микросхему, у которой этот показатель отрицательный? Другими словами, может ли процессор устанавливать сигнал МКЕО до выяснения адреса? Объясните почему. Предположим, что передача блока на рис. 3.39 была произведена на шине, временная диаграмма которой показана на рис. 3.35. Насколько больше получается пропускная способность при передаче блока по сравнению с отдельными передачами (для длинных блоков)? А теперь предположите, что ширина шины составляет не 8, а 32 бита. Каков будет ваш ответ теперь? и Т„ъ время передачи линии МВЕО как Тмавц, и Тмквги и т.
д. Напишите все неравенства, подразумеваемые при полном квитировании. Вопросы и задания 261 38. Какие из сигналов, показанных на рис. 3.52, не являются обязательными для протокола шины? 39. Суммарная пропускная способность всех каналов в РС1 Ехргезз составляет 40. Компьютеру на выполнение каждой команды требуется два цикла шины; 29. 30. 31. 32. 33. 34. 35.
36. 37, Большинство 32-разрядных шин допускают считывание и запись порциями по 16 бит. Существуют ли какие-нибудь варианты, где именно поместить дан- ные? Аргументируйте. Многие процессоры поддерживают особый тип цикла шины для подтвержде- ния прерывания. Зачем это нужно? 64-разрядному компьютеру с шиной, работающей на частоте 200 МГц, требу- ется 4 цикла, чтобы считать 64-разрядное слово. Какую часть пропускной способности шины потребляет процессор в наихудшем случае? 32-разрядный процессор с адресными линиями Аз — Аз, требует, чтобы все ссыл- ки к ячейкам памяти были выровнены. Это значит, что центральный процес- сор должен обращаться только к словам, состоящим из 4, 8, 12 и т.
д. байт (число байтов кратно 4) и к полусловам, состоящим из четного числа байтов. Байты могут располагаться где угодно. Сколько существует допустимых ком- бинаций операций считывания из памяти и сколько требуется выводов, что- бы их реализовать? Дайте два ответа. Почему процессор Репгшш 4 не может работать с 32-разрядной шиной РС1 без ухудшения функциональных возможностей? Ведь другие компьютеры с 64-разрядной шиной могут осуществлять передачи по 32, 16 и даже 8 бит. Предположим, что центральный процессор содержит кэш-память первого и второго уровней с временем доступа 1 нс и 2 нс соответственно. Время дос- тупа к основной памяти составляет 10 нс.
Если 20 Ж всех обращений к памя- ти приходится на долю кэш-памяти первого уровня, а 60 ?4 — на долю кэш-памяти второго уровня, то каково среднее время доступа? Может ли встроенная система 8051 содержать микросхему 8255А? Вычислите пропускную способность шины, необходимую для воспроизведе- ния на мониторе УСА (640 х 480) цветного фильма (30 кадров/с). Предпола- гается, что данные должны проходить по шине дважды: один раз — от ком- пакт-диска к памяти, второй — от памяти к монитору. Как вы думаете, какой сигнал процессора Реп1шш 4 устанавливает сигнал РКАМЕФ на шине РС1? 5 Мбайт/с. Сколько сигнальных проводов в каждом направлении потребует- ся для работы на скорости 8х? Какова будет суммарная пропускная способ- ность в каждом направлении? Полезная пропускная способность в каждом направлении? один — для вызова команды, второй — для вызова данных.
Каждый цикл шины занимает 10 нс, а выполнение каждой команды занимает 20 нс (время обработки не принимается в расчет). В компьютере имеется диск. Каждая дорожка этого диска состоит из 2048 секторов по 512 байт. Время обращения диска составляет 5 мс. На сколько процентов снижается скорость работы 262 Глава 3. Цифровой логический уровень 41. 42. 43. 45. компьютера в случае прямого доступа к памяти, если каждая 32-разрядная операция такого доступа занимает один цикл шины? Максимальная полезная нагрузка пакета данных, передаваемого по шине (1ЯВ, составляет 1023 байта. Если предположить, что устройство может посылать только один пакет данных за кадр, какова максимальная пропускная способность для одного изохронного устройства? Посмотрите на рис. 3.58, б.
Что получится, если к вентилю НЕ-И, который позволяет выбрать микросхему Р10, добавить третью входную линию, связанную с Аы? Напишите программу, которая имитирует работу матрицы размером т х и, состоящей из двухвходовых вентилей НЕ-И. Эта схема (она помещается на микросхему) содержит 1 входных и я выходных выводов. Значения), я, т и п обрабатываются в процессе компиляции. Программа считывает таблицу монтажных соединений, каждое из соединений определяет вход и выход. Входом может быть либо один из 1 входных выводов, либо выход какого-нибудь вентиля НЕ-И. Выходом может быть либо один из?г выходных выводов, либо вход в какой-нибудь вентиль НЕ-И.
Неиспользованные входы принимают значение логической единицы. После считывания таблицы соединений программа должна напечатать выходное значение для каждого из 2/ возможных входных значений. Подобные вентильные матрицы широко используются при рисовании схем по техническим заданиям заказчика, поскольку большая часть этой работы (имеется в виду нанесение вентильной матрицы на микросхему) не зависит от того, какая это будет схема. Для каждой разработки имеет значение только выбор монтажных соединений.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
