Э. Таненбаум - Архитектура компьютера (1127755), страница 68
Текст из файла (страница 68)
Будем считать, что память помещает результаты на шину памяти в течение одного цикла, поэтому регистры МВВ и/или МОК могут загружаться на следующем фронте вместе с другими регистрами. Другими словами, мы загружаем регистр МАК в конце цикла тракта данных и инициируем работу памяти сразу после этого. Следовательно, мы не можем ожидать, что результаты считывания окажутся в регистре М1Ж в начале следующего цикла, особенно если длительность импульса небольшая. Этого времени будет недостаточно. Поэтому между началом считывания из памяти и использованием полученного результата должен помещаться один цикл.
Однако во время этого цикла могут выполняться не только передача слова из памяти, но и другие операции. Предположение о том, что память работает в течение одного цикла, эквивалентно предположению, что доля кэш-попаданий (успешных обращений к кэш-памяти) составляет 100 Ж. Подобное предположение никогда не может быть истинным, но мы не будем здесь рассказывать о циклах памяти переменной длины, поскольку это не относится к теме книги. Так как регистры МВК и М?Ж загружаются на фронте синхронизирующего сигнала вместе с другими регистрами, их можно считывать во время циклов, в течение которых осуществляется передача нового слова из памяти. Они возвращают старые значения, поскольку прошло еще недостаточно времени для того, чтобы они сменились новыми.
Здесь нет никакой двусмысленности; до тех пор, пока новые значения не загрузятся в регистры МВК и М1Ж на фронте сигнала, предыдущие значения находятся там и могут использоваться. Отметим, что операции считывания могут проходить одна за другой, то есть в двух последовательных циклах (поскольку сам процесс считывания занимает только один цикл). Кроме того, обе памяти могут функционировать в одно и то же время.
Однако попытка чтения и записи одного и того же байта одновременно приводит к неопределенным результатам. 272 Глава 4. Уровень микроархитектуры Биты 9 з в 9 з Е Е т С н уу й й Е т А Е М А Р М см 8 Ра й 1 1 Е м м у ВА Е и А 1 М С ОТ РО С 8 м 0 й м А й С Р Р 8 Р Р С МЕХТ А00йЕ88 Шина В А(ЫГ ЗАМ Асп С Меш В Регистры шины  Π— Мрй 1 — РС 2 — МВй 3 — МВйп 4 — 8Р 5 — 1.У В вЂ” СРР 7 — ТО8  — ОРС 9-1  — нет Рис. 4.4. Формат микрокоманды дяя М1с-1 Порядок групп в принципе произволен, хотя мы долго и тщательно его подбирали, чтобы избежать пересечений на диаграмме, показанной на рис.
4.5. По- Выходной сигнал шины С можно записать сразу в несколько регистров, однако нежелательно передавать значения более одного регистра на шину В. Немного усовершенствовав схемотехнику, мы можем сократить количество битов, необходимых для выбора одного из возможных источников для запуска шины В. Существуют только 9 входных регистров, которые могут запустить шину В (регистры МВК со знаком и без знака учитываются отдельно). Следовательно, мы можем закодировать информацию для шины В в 4 бита и использовать декодер для порождения 16 сигналов управления, 7 из которых не нужны (у разработчиков коммерческих моделей, возможно, возникло бы желание избавиться от одного из регистров, чтобы обойтись тремя битами, но мы, как ученые, предпочитаем иметь один лишний бит, но при этом получить более понятную конструкцито).
Теперь мы можем управлять трактом данных с помощью 9 + 4 + 8 + 2 + 1 = 24 сигналов, следовательно, нам требуется 24 бита. Однако эти 24 бита управляют трактом данных только в течение одного цикла. Задача управления — определить, что нужно делать в следующем цикле. Чтобы учесть это в конструкции контроллера, мы создадим формат для описания операций, которые нужно выполнить, использовав 24 бита управления н два дополнительных поля: поле ЖЕХТ А?НЖЕ88 (следуюгций адрес) и поле 1АМ.
Содержание каждого из этих полей мы обсудим позже. На рис. 4.4 изображен один из возможных форматов. В нем представлены следующие 6 групп, содержащие 36 сигналов: + АгЫг — адрес следующей потенциальной микрокоманды; + )АМ вЂ” определение того, как выбирается следующая микрокоманда; + АЕ11 — функции АЛУ и схемы сдвига; + С вЂ” выбор регистров, которые записываются с шины С; + Меш — функции памяти; +  — выбор источника для шины В (как он кодируется, было показано ранее).
Пример микроархитектуры 273 добные пересечения на диаграммах часто соответствуют пересечениям проводов на микросхемах. Они значительно затрудняют разработку, и их лучше сводить к минимуму. Сигналы управления памятью (га, нгг, 1егсл) ы ния ющий ал ув пиен С стр Рис. 4.5. Полная диаграмма микроархитектуры М!с-1 Управление микрокомандами— микроархитектура М~с-1 До сих пор мы рассказывали об управлении трактом данных и не касались вопроса о том, какой именно сигнал управления и на каком цикле должен устанавливаться.
Для этого существует контроллер последовательности, который отвечает за последовательность операций, необходимых для выполнения одной команды. 274 Глава 4. Уровень микроархитектуры Контроллер последовательности в каждом цикле должен выдавать следующую информацию: + состояние каждого сигнала управления в системе; + адрес микрокоманды, которая будет выполняться следующей.
Рисунок 4.5 представляет собой подробную диаграмму полной микроархитектуры нашей машины, которую мы назвали М)с-1. Хотя на первый взгляд она может показаться внушительной, ее нужно подробно изучить. Если вы разберетесь во всех блоках и их связях, изображенных на этом рисунке, вам легче будет понять структуру уровня микроархитектуры. Диаграмма состоит из двух частей: тракта данных (слева), который мы уже подробно обсудили, и блока управления (справа), который мы рассмотрим сейчас. Самой большой и самой важной частью блока управления является управляющая память.
Удобно рассматривать ее как память, в которой хранится вся микропрограмма, хотя иногда микропрограмма реализуется в виде набора логических вентилей. Мы будем называть ее управляющей памятью, чтобы не путать с основной памятью, доступ к которой осуществляется через регистры МВК и М1)К. Функционально управляющая память представляет собой память, в которой вместо обычных команд хранятся микрокоманлы. В нашем примере она содержит 512 слов; каждое слово состоит из одной 36-разрядной микрокоманды, формат которой показан на рис. 4.4.
В действительности не все эти слова нужны, но по ряду причин нам требуются адреса для 512 отдельных слов. Управляющая память отличается от основной памяти тем, что команды, хранящиеся в основной памяти, выполняются в соответствии с их адресами (за исключением ветвлений), а микрокоманды — нет. Увеличение счетчика команд в листинге 2.1 означает, что команда, которая будет выполняться после текущей, располагается вслед за ней в памяти.
Микропрограммы должны обладать большей гибкостью, поскольку последовательности микрокоманд обычно короткие и этим свойством не обладают. Вместо этого каждая микрокоманда сама указывает на следующую микрокоманду. Поскольку управляющая память функционально представляет собой ПЗУ, ей нужны собственные адресный регистр и регистр данных. Ей не требуются сигналы чтения и записи, поскольку процесс считывания происходит постоянно. Мы назовем адресный регистр управляющей памяти МРС (М)сгоРгойгаш Соппсег— счетчик микропрограмм). Название не очень подходящее, поскольку микропрограммы не упорядочены явным образом, и понятие счетчика тут неуместно, но мы не можем пойти против традиций. Регистр данных мы назовем М1К (М1сго1пзггпсВоп Кея1згег — регистр микрокоманд).
Он содержит текущую микрокоманду, биты которой запускают сигналы управления, влияющие на работу тракта данных. Регистр М1К, изображенный на рис. 4.5, содержит те же шесть групп сигналов, которые показаны на рис. 4.4. Группы АИг и 1 (то же, что )АМ) контролируют выбор следующей микрокоманды. Мы обсудим их чуть позже.
Группа АЫ1 содержит 8 бит, которые позволяют выбрать функцию АЛУ и запустить схему сдвига. Биты С загружают отдельные регистры с шины С. Сигналы М управляют работой памяти. Пример микроархитектуры 275 Наконец, последние 4 бита запускают декодер, который определяет, значение какого регистра будет передано на шину В.
В данном случае мы выбрали декодер с 4 входами и 16 выходами, хотя имеется всего 9 разных регистров. В более проработанной модели мог бы использоваться декодер, имеющий 4 входа и 9 выходов. Мы задействуем стандартную схему, чтобы не разрабатывать собственную. Использовать стандартную схему гораздо проще, и, кроме того, вы сможете избежать ошибок. Ваша собственная микросхема займет меньше места, но на ее разработку потребуется довольно длительное время, к тому же вы можете построить ее неправильно. Схема, изображенная на рис.
4.5, работает следующим образом. В начале каждого цикла (фронт синхронизирующего сигнала на рис. 4.2) в регистр М?Е загружается слово из управляющей памяти, которая на рисунке отмечена буквами МРС. Загрузка регистра М?В занимает период Аю, то есть первый подцикл (см. рис. 4.2).
Когда микрокоманда попадает в М?Е, в тракт данных поступают различные сигналы. Значение определенного регистра помещается на шину В, а АЛУ узнает, какую операцию нужно выполнять. Все это происходит во время второго подцикла. После периода Аш + Ьх входные сигналы АЛУ стабилизируются. После периода Ьу стабилизируются сигналы Х и Х АЛУ, а также выходной сигнал схемы сдвига. Затем значения Х и Х сохраняются в двух одноразрядных триггерах.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
