Э. Таненбаум - Архитектура компьютера (1127755)
Текст из файла
ББК 32.973.23-02 УДК 004.382.7 718 Таненбаум Э. Т18 Архитектура компьютера. б-е изд. (+С!Э). — СПбл Питер, 2007. — 844 04 ил. !ЗВН 5-489-01274-3 Книга Эндрю Таненбаума, всемирно известного специалиста в области информационных тсхнололгй, писателя и преподавателя, выходящая уже в пятом издании, посвюцена структурной органиэации компьютера. В ее основе лежит идея иерархической структуры, в которой каждый уровень выполняет вполне определенную функцию.
В рамках этого нетрадиционного подхода подробно описываются цифровой логический уровень, уровень архитектуры команд, уровень операционной системы и уровень языка ассемблера. Книга рассчитана на широкий круг читателей; как на студентов, изучающих компьютерные технологии, так и на тех, кто самостоятельно знакомится с архитектурой компьютера. ББК 32.973.23-02 УДК 004.382.7 Информвиия, содержащаяся в дан ион книге, получена из истгнн иков, рвссмвгриввемык издвтелзством квк надежнЫе ТеМ не менЕе, имея в виду возможные человеческие или технические ошибки, издвтшъство не может гврвнтировзтв абсолютную точность и попишу приводимык сведений и не несет ответственности зв возможные ошибки, связанные с испогъзоввнием книги Е 2006, Рвагвоп Ргепбсв Най Ю Перевод на русский язык, ООО «Питер Пресс», 2007 Е Издание на русском языке, оформление, ООО «Питер Пресс», 2007 !ЗВН 0-13-146521-0 (англ.) Рвай 5.469-01274-3 Орава нв издание получены по соглашению с Ргепвсе Нвй Рти Все права защищены.
Никакая чвсп данной книги нв может быте восораизведенв в квкаи бы то ни было форме без письменного разрешения впвдшъцев авторских прав. Предисловие 14 17 161 263 373 475 Глава 7. Уровень ассемблера 557 597 Глава 9. Библиография 711 733 745 Приложение В. Программирование на языке ассемблера... 754 Краткое содержание Глава 1. Введение Глава 2. Организация компьютерных систем Глава 3. Цифровой логический уровень Глава 4.
Уровень микроархитектуры Глава 5. Уровень архитектуры набора команд Глава 6. Уровень операционной системы Глава 8. Параллельные компьютерные архитектуры Приложение А. Двоичные числа Приложение Б. Числа с плавающей точкой Список терминов Алфавитный указатель 815 825 Предисловие . От издателя перевода 14 16 — 1945) емы (1980 — ?) Содержание Глава 1. Введение Многоуровневая компьютерная организация Языки, уровни и виртуальные машины Современные многоуровневые машины Развитие многоуровневых машин Развитие компьютерной архитектуры Нулевое поколение — механические компьютеры (! 642 Первое поколение — электронные лампы (1945 — 1955) Второе поколение — транзисторы (1955-1965) Третье поколение — интегральные схемы (1965-1980) Четвертое поколение — сверхбольшие интегральные сх Пятое поколение — невидимые компьютеры Типы компьютеров Технологические и экономические аспекты Широкий спектр компьютеров .
Одноразовые компьютеры . Микроконтроллеры Игровые компьютеры Персональные компьютеры Серверы Комплексы рабочих станций . Мэйнфреймы Семейства компьютеров . Реп!!цгп 4 . Знакомство с микросхемой 0(1габРАЯС й! Знакомство с микросхемой 8051 Единицы измерения Краткое содержание книги Вопросы и задания . Глава 2. Организация компьютерных систем Процессоры .. Устройство центрального процессора .. Выполнение команд Системы Я(ВС и С!ВС Принципы разработки современных компьютеров Параллелизм на уровне команд Параллелизм на уровне процессоров Основная память .
Бит . Адреса памяти . Упорядочение байтов Код исправления ошибок Кэш-память Сборка модулей памяти и их типы . 17 17 17 20 23 28 30 . 32 . 35 37 . 39 41 42 42 45 47 49 50 52 52 52 53 54 59 61 64 65 66 69 69 70 71 75 77 78 83 87 87 88 . 89 91 . 95 98 Содержание Вспомогательная память . Иерархическая структура Магнитные диски Дискеты . !ОЕ-диски . 8С81-диски йА!О-массивы . Диски СО-йОМ Диски СО-й .
Диски СО-йуу ОЧО-диски Диски В!и-йау . Ввод-вывод . Шины .. Терминалы Видеопамять Мыши, . Принтеры Телекоммуникационное Цифровые фотокамеры . Коды символов Краткое содержание главы . Вопросы и задания . памяти оборудование Глава 3. Цифровой логический уровень Вентили и булеза алгебра Вентили . Булеза алгебра .
Реализация булевых функций Эквивалентность схем Основные цифровые логические схемы Интегральные схемы Комбинаторные схемы Арифметические схемы . Тактовые генераторы Память Защелки Триггеры Регистры Организация памяти Микросхемы памяти ОЗУ и ПЗУ Микросхемы процессоров и шины Микросхемы процессоров Компьютерные шины Ширина шины Синхронизация шины . Арбитраж шины . Принципы работы шины Примеры центральных процессоров Реп!!цгп 4 ЦвгаВРАЙС !!! 8051 Примеры шин . Шина 18А 99 100 101 105 105 107 109 113 117 120 120 123 123 123 127 131 132 134 140 !49 15! 155 156 161 161 161 !64 166 168 171 171 173 179 183 185 185 187 190 190 194 197 200 20! . 203 205 207 212 215 217 2!7 225 229 231 232 8 Содержание Шина РС! РС1 Ехргезз Шина 068 Интерфейсы Микросхемы ввода-вывода Декодирование адреса .
Краткоесодержание главы . Вопросы и задания 234 243 248 252 252 254 257 257 М!С-2 истров . 373 , 375 . 375 377 379 381 381 . 384 . 387 . 390 . 391 392 393 Глава 4. Уровень микроархитектуры Пример микроархитектуры . Тракт данных Микрокоманды Управление микрокомандами — микроархитектура М1с-1 Пример архитектуры набора команд — МЧМ Стек . Модель памяти МЧМ Набор МЧМ-команд, Компиляция МЧМ Пример реализации микроархитектуры Микрокоманды и их запись Реализация МЧМ с использованием микроархитектуры М!с-1 Разработка уровня микроархитектуры Быстродействие и стоимость.................. Сокращение длины пути Упреждающая выборка команд из памяти — микроархитектура Конвейерная конструкция — микроархитектура М1с-3 Семиступенчатый конвейер — микроархи~ектура М!с-4 Повышение производительности .
Кэш-память . Прогнозирование ветвлений Исполнение с изменением последовательности и подмена рег Спекулятивное исполнение . Примеры уровня микроархитектуры Микроархитектура процессора Реп1!цгл 4 Микроархитектура процессора 011гаЗРАВС 111 Си . Микроархитектура процессора 8051 Сравнение процессоров Реп11цгп, 0йгаЗРАЯС и 8051 Краткое содержание главы . Вопросы и задания . Глава 5.
Уровень архитектуры набора команд Общий обзор уровня архитектуры набора команд Свойства уровня архитектуры набора команд Модели памяти . Регистры Команды Общий обзор уровня архитектуры набора команд Репбигп 4 . Общий обзор уровня архитектуры набора команд 011гаЗРАНС 1й . Обзор уровня архитектуры набора команд микросхемы 8051 Типыданных Числовые типы данных Нечисловые типы данных . Типы данных процессора Реп1ю!п 4 263 263 264 270 273 278 278 280 281 286 .
287 288 292 306 . 306 308 315 . 320 . 326 329 330 336 . 342 348 351 351 357 364 . 366 . 367 . 368 Содержание Типы данных машины О!1гаБРАЯС й! Типы данных 8051 Форматы команд . Критерии разработки форматов команд Расширение кода операций Форматы команд процессора Реп1гцгп 4 Форматы команд процессора О!1гаЗРАВС й! Форматы команд 8051 Адресация Режимы адресации Непосредственная адресация Прямая адресация Регистровая адресация . Косвенная регистровая адресация . Индексная адресация . Относительная индексная адресация .
Стековая адресация Режимы адресации в командах перехода Ортогональность кодов операций и режимов адресации . Режимы адресации процессора Репбшп 4 Режимы адресации процессора О!1гаЯРАВС !й . Режимы адресации процессора 8051 Сравнение режимов адресации Типы команд Команды перемещения данных Бинарные операции Унарные операции Сравнения и условные переходы . Команды вызова процедур Управление циклами Команды ввода-вывода . Команды процессора Реп1го!п 4 Команды С!1гаЗРАЯС !!! Команды 8051 Сравнение наборов команд .
Потокуправления . Последовательный поток управления и переходы Процедуры Сопрограммы . Перехват исключений . Прерывания . Ханойская башня Решение задачи «Ханойская башня» на ассемблере Реп1!цгп 4... Решение задачи «Ханойская башня * на ассемблере О!1гаБРАВС !й Архитектура !А-64 и процессор йапнвп 2 Проблема Реп1!цгп 4 Модель !А-64 — вычисления с явным параллелизмом команд . Сокращение числа обращений к памяти Планирование команд Сокращение числа условных переходов — предикация Спекулятивная загрузка Краткое содержание главы . Вопросы и задания .. 393 394 394 395 398 . 400 , 402 . 403 .
404 . 404 . 405 . 405 . 405 . 406 . 407 . 408 , 409 . 412 . 413 415 , 417 417 . 418 . 419 . 419 . 420 . 421 . 423 . 425 426 . 427 . 431 . 435 . 439 . 442 . 443 . 443 444 . 449 . 451 452 . 456 . 457 . 458 . 460 . 46! , 462 . 463 . 464 . 466 . 468 . 469 . 470 10 Содержание Глава 8. Уровень операционной системы Виртуальная память Страничная органиэация памяти Реализация страничной организации памяти Вызов страниц по требованию и рабочее множество Политика замещения страниц Размер страниц и фрагментация .
Характеристики
Тип файла DJVU
Этот формат был создан для хранения отсканированных страниц книг в большом количестве. DJVU отлично справился с поставленной задачей, но увеличение места на всех устройствах позволили использовать вместо этого формата всё тот же PDF, хоть PDF занимает заметно больше места.
Даже здесь на студизбе мы конвертируем все файлы DJVU в PDF, чтобы Вам не пришлось думать о том, какой программой открыть ту или иную книгу.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
