Э. Таненбаум - Архитектура компьютера (1127755), страница 46
Текст из файла (страница 46)
Можно еще раз разбить каждый 16-разрядный сумматор на два 8-разрядных и т. д. Арифметико-логические устройства Большинство компьютеров содержат одну схему для выполнения над двумя машинными словами операций И, ИЛИ и сложения. Обычно зта схема для п-разрядных слов состоит из п идентичных схем — по одной для каждой битовой позиции. На рисунке 3.18 изображена такая схема, которая называется арнфме- 182 Глава 3. Цифровой логический уровень тико-логическим устройством (АЛУ). Это устройство может вычислять одну из 4-х следующих функций: А И В, А ИЛИ В, В или А е В.
Выбор функции зависит от того, какие сигналы поступают на линии Рв и Е~. '00, 01, 10 или 11 (в двоичной системе счисления). Отметим, что здесь А е В означает арифметическую сумму А и В, а не логическую операцию И. Логическое устройство Вход переноса ПЧЧА А етчА В етчВ Выход Еа г1 Декодер Выход переноса Рис. 3.1В. Одноразрядное АЛУ В левом нижнем углу схемы находится двухразрядный декодер, который генерирует сигналы включения для четырех операций.
Выбор операции определяется сигналами управления Гс и Ен В зависимости от значений Го и Г, выбирается одна из четырех линий разрешения, и тогда выходной сигнал выбранной функции проходит через последний вентиль ИЛИ. В верхнем левом углу схемы находится логическое устройство для вычисления функций А И В, А ИЛИ В и В, но только один из этих результатов проходит через последний вентиль ИЛИ в зависимости от того, какую из линий разрешения выбрал декодер.
Так как ровно один из выходных сигналов декодера может Основные цифровые логические схемы 183 быть равен 1, то и запускаться будет ровно один из четырех вентилей И. Остальные три вентиля будут выдавать 0 независимо от значений А и В. АЛУ может выполнять не только логические и арифметические операции над переменными А и В, но и делать их равными нулю, отрицая ЕХА (сигнал разрешения А) или ЕХВ (сигнал разрешения В). Можно также получить А, установив сигнал 1ХЪ'А (инверсия А).
Зачем нужны сигналы Е)х)А, ЕХВ и П 1УА, мы узнаем в главе 4. При нормальных условиях и Е)к)А, и ЕМВ равны 1, чтобы разрешить поступление обоих входных сигналов, а сигнал 114%А равен О. В этом случае А и В просто поступают в логическое устройство без изменений. В нижнем правом углу находится полный сумматор для подсчета суммы А и В, а также для осуществления переносов.
Переносы необходимы, поскольку несколько таких схем могут быть соединены для выполнения операций над целыми словами. Одноразрядные схемы, подобные показанной на рис. 3.18, называются разрядными микропроцессорными секциями. Они позволяют разработчику строить АЛУ любой разрядности. На рис. 3.19 показана схема 8-разрядного АЛУ, составленного из восьми одноразрядных секций. Сигнал 1МС (увеличение на единицу) нужен только для операций сложения.
Он дает возможность вычислять такие суммы, какА + 1 и А + В+ 1. Р4 Аз Вз А4 В4 Аз Вз Аз Вз А4 В4 Аз Вз АЛУ АЛУ АЛУ АЛУ на 1 бит на 1 бит на 1 бит на 1 бит -пчс 04 04 Оо 02 Вход Выход переноса переноса Рис. 3.19. Восемь одноразрядных секций, соединенных в 8-разрядное АЛУ. Для упрощения схемы сигналы разрешения и инверсии не показаны Тактовые генераторы Во многих цифровых схемах все зависит от порядка выполнения операций. Иногда одна операция должна предшествовать другой, иногда две операции должны происходить одновременно. Для контроля временных параметров в цифровые схемы встраиваются тактовые генераторы, позволяющие обеспечить синхронизацию.
Тактовый генератор — это схема, которая вызывает серию импульсов. Все импульсы одинаковы по длительности. Интервалы между последовательными импульсами также одинаковы. Временной интервал между началом одного импульса и началом следующего называется временем такта. Частота импульсов обычно составляет от 1 до 500 Мрц, что соответствует времени такта от 1000 до 2 нс. Частота тактового генератора обычно контролируется кварцевым генератором, позволяющим добиться высокой точности. 184 Глава 3. Цифровой логический уровень В компьютере за время одного такта может произойти множество событий.
Если они должны осуществляться в определенном порядке, то такт следует разделить на подтакты. Чтобы достичь лучшего разрешения, чем у основного тактового генератора, нужно сделать ответвление от задающей линии тактового генератора и вставить схему с определенным временем задержки.
Так порождается вторичный сигнал тактового генератора, сдвинутый по фазе относительно первичного (рис. 3.20, а). Временная диаграмма, показанная на рис. 3.20, б, предлагает четыре точки начала отсчета времени для дискретных событий: Е Фронт Сь 2. Спад Сн 3. Фронт Сь 4. С дс. Связав различные события с разными перепадами (фронтами и спадами), можно достичь требуемой последовательности выполнения действий. Если в пределах одного такта нужно более четырех точек начала отсчета, можно сделать еще несколько ответвлений от задающей линии с различным временем задержки. ст С2 ! ! ! ! ! ! ! ! ! с ! ! ! ! ! е Рис. 3.20. Тактовый генератор (а); временная диаграмма тактового генератора (б); порождение асинхронных тактовых импульсов (в) В некоторых схемах важны временные интервалы, а не дискретные моменты времени. Например, некоторое событие может происходить не на фронте импульса, а в любое время, когда уровень импульса С, высокий.
Другое событие может происходить только в том случае, когда уровень импульса С~ высокий. Если необходимо более двух интервалов, нужно предоставить больше линий передачи синхронизирующих импульсов или сделать так, чтобы состояния с высоким уровнем импульса у двух тактовых генераторов частично пересекались во Память 1 85 времени. В последнем случае можно выделить 4 отдельных интервала: С, И Сь С1 И Сз С1 И Сз и С1 И Сэ Тактовые генераторы могут быть синхронными. В этом случае время существования импульса с высоким уровнем равно времени существования импульса с низким уровнем (см.
рис. 3.20, б). Чтобы получить асинхронную серию импульсов (см. сигнал С на рис. 3.20, в), нужно сдвинуть сигнал задающего генератора, использовав цепь задержки. Затем нужно соединить полученный сигнал с изначальным сигналом с помощью логической функции И. Память Память является необходимым компонентом любого компьютера.
Без памяти не было бы компьютеров, по крайней мере таких, какие есть сейчас. Память используется для хранения как команд, так и данных. В следующих подразделах мы рассмотрим основные компоненты памяти, начиная с уровня вентилей. Мы увидим, как они работают, как из них можно построить память большой емкости. Защелки Чтобы создать один бит памяти, нужна схема, которая каким-то образом «запоминаетз предыдущие входные значения. Такую схему можно сконструировать из двух вентилей НЕ-ИЛИ, как показано на рис.
3.21, а. Аналогичные схемы можно построить из вентилей НЕ-И. Мы не будем упоминать зти схемы в дальнейшем, поскольку они, по существу, идентичны схемам с вентилями НЕ-ИЛИ. 8 0 0 и Рис. 3.21. Защелка НЕ-ИЛИ в состоянии О (а); защелка НЕ-ИЛИ в состоянии ! (6); таблица истинности для функции НЕ-ИЛИ (в) Схема, изображенная на рис. 3.21, а, называется ЗК-защелкой. У нее есть два входа: 5 (Беггшя — установка) и )т (Кезе1гшя — сброс). У нее также есть два комплиментарных выхода: Я и О. В отличие от комбинаторной схемы, выходные сигналы защелки не определяются текущими входными сигналами. Чтобы понять, как работает защелка, предположим, что 5- 0 и Я - 0 (вообще сигнал на этих входах равен 0 большую часть времени).
Предположим также, что Я = О. Так как Я возвращается в верхний вентиль НЕ-ИЛИ и оба входа этого 186 Глава 3. Цифровой логический уровень вентиля равны О, то его выход, О„равен 1. Единица возвращается в нижний вентиль, у которого в итоге один вход равен О, другой — 1, а на выходе получается Я = О. Такое положение вещей, по крайней мере, состоятельно (см. рис. 3.21, а). А теперь давайте представим, что Я - 1, а Я и 5 все еще равны О. Верхний вентиль имеет входы 0 и 1 и выход Я (то есть 0), который возвращается в нижний вентиль. Такое положение вещей, изображенное на рис. 3.21, б, также состоятельно. Положение, когда оба выхода равны О, не состоятельно, поскольку в этом случае оба вентиля имели бы на входе два нуля, что привело бы к единице на выходе, а не к нулю. Точно так же невозможно иметь оба выхода равные 1, поскольку это привело бы к входным сигналам 0 и 1, что вызывает на выходе О, а не 1.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
