Бродин В. Б., Шагурин И. И. Микроконтроллеры (1999) (1095894), страница 19
Текст из файла (страница 19)
Байты конфигурации ЕОС 1, 0 !КС 1,0 А!.Е ЦТК ВТЕТ 0 Р)) ССК 0 е) ССВ О (елрсс ОРГ20!3Н) 7 6 5 4 3 МО()Е 5Е)- 0 ! ЦТ()Е В\Ч! !КС2 ССВ 2 ССК ! Е!) б) ССВ ! (Клвсс ОГР201АН) 7 0 5 4 3 2 ! 0 1 1 ! ! ! КЕМАР МО))Е 10 0 ССК 2 и) ссВ 2 Онцке ОРР201сн) Рис. 1.29. Формат байтов конфигурации ССВ О, 1, 2 Это первые байты, которые загружаются в регистры ССНО, 1, 2 микроконтроллера в процессе начальной установки нз внутреннего ПЗУ (если подан сигнал ЕАН - 1) или внешней памяти (еслн ЕА(7 - О).
Изменить содержимое этих регистров можно только путем новой установки. Формат байтов показан на рис. 1.29. 7 б 5 4 3 мик~оконттоллюы сакиястзк мсв-яв 91 Сначала загружаются байты ССВО, 1. Если в ССВ1 бит 1.1) ССВ2 - 1, то загружается байт ССВ2. При загрузке байтов ССВО, 1 между выдачей адреса и считыванием данных проходит три такта ожидания. При дальнейшей работе микроконтроллера число тактов ожидания при обращениях к внешней памяти определяется битами 1КС2..0 в байтах ССВО, 1 (табл. 1.28) и поступлением входного сигнала готовности КЕАОт' - 1 на вывод Р5.6 порта 5, запрограммированный на выполнение специальных функций.
Если сигнал готовности не поступает (КЕАРУ - 0), то выполняется указанное в табл. 1.28 число тактов ожидания. В этом случае при комбинации 1КС2..0 " 111 микроконтроллер будет зависать при обращениях к внешней памяти. Если же сигнал КЕАРг' - 1 поступает до прохождения указанного в табл. 1.28 числа тактов, то ожидание завершается, и производится запись или считывание информации из внешней памяти.
Табл. 1.28. Число тактов ожидания при обращении к внешней памяти Назначение битов ВЪт'1, 0 и 1.0С1, 0 указано в табл. 1.29. Биты ВЖ1, 0 задают разрядность используемой шины данных. При комбинации ВУК1, 0 - 11 разрядность определяется значением внешнего сигнала В кК подаваемого на вывод Р5.7 порта 5, который программируется для выполнения специальных функций.
Биты ).ОС1, 0 устанавливают защиту внутреннего ПЗУ от несанкциониро- ванных записи и считывания. микижонтлоллв ы. юхитектт л ллогилммиизакник интеиееас 92 Табл. 1.29. Разрядность шины данных и защита внутреннего ПЗУ Остальные биты в байтах конфигурации имеют следующее назначение: РЬт (бит ССВО.О) — разрешает при РО = 1 перевод микроконтроллера в режим отключения питания после поступления команды 1ПЬРП№2; тЧК (бит ССВ0.2) — определяет режим записи во внешнтою память (см. раздел 1.7): стандартный при (ЧК - 1 (формируются сигналы ЮК№ и ВНЕ№), стробнруемый при тЧК = 0 (формируются сигналы ЖКН№ и ЮКЬ№); АЬЕ (бит ССВО.З) — выбирает способ подтверждения выдачи адреса: при АЬЕ - 1 формируется адресный строб в первом такте цикла обращения, при АЬЕ = 0 в первом такте цикла устанавливается сигнал подтверждения адреса АГ)Ч№ - О, который сохраняется до конца цикла; тЧОЕ (бит ССВ1.3) — управляет запуском сторожевого таймера: при ЖПЕ = 0 таймер запускается сразу после начальной установки микроконтроллера, при тт'ПЕ - 1 для запуска надо сначала очистить таймер путем последовательной загрузки байтов 1ЕН и ОЕ1Н по адресу ОАН (регистр ЪЧАТСНПОО); МОРЕ БЕЬ (биты ССВ1.6, 7) — определяет время формирования внешних сигналов в цикле обращения к внешней памяти; МОР Е16 (бит С СВ2.1) — устанавливает режим адресации: 64 К (16-разрядный адрес) при МОПЕ16 - 1; 1М (24-разрядный адрес) при МОПЕ16 О, КЕМАР (бит ССВ2.2) — разрешает при КЕМАР - 1 обращение к внутреннему ПЗУ как на странице ОГРН, так и на странице ООН адресного пространства.
1.8.4. Организация ввода-вывода Для параллельного ввода-вывода данных могут использоваться восемь портов Р6..0 и ЕР. Порты Р1, Р2, Р5, Рб, ЕР функционируют аналогично портам микроконтроллеров 8ХС196ХР (см. раздел 1.5). Порты РЗ, Р4 при МИКРОКОНТ ЛЛЕРЫ СЕМЕЙСТВА МЕЕ-ВВ 93 обращении к внешней памяти служат как мультиплексированная шина адресов-данных.
Если обращение к внешней памяти не производится, то порты переклточаются в режим параллельного ввода-вывода. При этом регистр РЗ4 ПКЧ (адрес 1ГГ4Н) определяет режим работы выходных каскадов портов 3, 4 (рис, 1.30). Если бит РЗПКЧ илн Р4ПКЧ имеет значение О, то в соответствующем порте включаются выходные каскады с «открытым стоком», если эти биты имеют значение 1, то включаются обычные выходные каскады на комплементарных МДП-транзисторах.
7 б 5 0 РЗ ОКЧ Р4 17КЧ зарезервировано Р34 РКЧ (адрес 1ГГ4Н) Рис.1.30. Формат регистра Р34 0йЧ Биты 5..0 этого регистра зарезервированы (в них заносятся 0). Для вывода данных через эти порты производится запись в регистр РЗ КЕС (адрес ! ГГСН) или Р4 КЕС (адрес 1ГГПН). При выводе могут использоваться как обычные выходные каскады, так и каскады с «открытым стоком», которые подклточатотся к напряжению питания Чп через внешний резистор.
При обращении к внешней памяти содержимое этих регистров сохраняется, и после завершения обращения снова поступает на выводы портов РЗ, Р4. При вводе данных выходные каскады порта должны иметь «открытый сток», для чего в соответствующем бите регистра Р34 ПКЧ необходимо записать О. Если прн этом в регистре РЗ КЕС или Р4 КЕС записано ОГГН, то данные, поступающие на входы соответствующего порта РЗ или Р4, будут вводиться в регистр РЗ Р1Х (адрес 1ГГЕН) или Р4 Р1Х (адрес 1ГГГН), и могут быть счнтаны микроконтроллером при обращении к указанным адресам. Если в регистрах РЗ КЕС, Р4 КЕС записано число, отличное от ОГГН, то в регистры РЗ Р1Х, Р4 Р1И будет вводиться результат логического умножения данных, поступающих на входы порта, и содержимого регистра РЗ КЕС нли Р4 КЕС, которое служит маской вводимых данных.
При подаче на вход ЕАЛ микроконтроллера низкого потенциала (сигнал ЕА - 0) порты РЗ, Р4 используются только для обращения к внешней памяти. В этом случае прн обращении к регистрам РЗ, 4 КЕС, РЗ, 4 Р1Х производится выборка ячеек внешней памяти с соответствующими адресами.
Порты РЗ, Р4 служат также для программирования внутреннего ПЗУ. Кроме того порт РЗ может использоваться в качестве системного порта, который выполняет обмен данными под управлением другого устройства, входящего в систему, например, центрального компьютера или другого микроконтроллера. мис оконт»олла»ы: а»ки ласт»аммимт инта»анас 1.8.5.
Системный порт Прн обмене через системный порт микроконтроллер становится ведомым устройством (з1аче), а ведущим является другое устройство (тпазсег), управляющее этим обменом. Структура системного порта показана на рис. 1.31. Выводы порта РЗ подключаются к младшим разрядам П7..0 или АП7..0 системной шины. Выводы Р5.0..Р5.3 порта Р5 служат для приема управляющих сигналов от ведущего устройства: адресного сигнала ЗЬРАПК или адресного строба 5ЬРАЬЕ (вывод Р5.0), сигналов записи БЬРтЧК№ (вывод Р5.1) и чтения ЗЬРК1)№ (вывод Р5.2), а также сигнала выборки порта ЗЬРСЗ№ от системного дешифратора адреса.
На вывод Р5.4 ведомый микроконтроллер выдает сигнал прерывания 5 ЬР1ХТ для ведущего устройства. Перед использованием РЗ в регистре Р34 РКЧ должно быть установлено значение бита РЗПКЧ = 0 (выход с «открытым истоком»), а выводы Р5.0.А запрограммированы для выполнения специальных функций путем установки битов 0..4 в регистре Р5 МОРЕ в состояние «1». 3$.Р!Мт 8$Р апе $).Р втию ЗЬРСЗЗ з) РАОЯ ЗЬР АЬБ Р Гк7.,0 (к аист«мной шина Ат) 7..0 нлн 0 7..0) ВЩ Р шина Рис.
1.31. Структура системного порта При работе системного порта используются регистры РЗ Р1Х, РЗ КЕС для ввода и вывода данных, регистры управления БЬР СОХ (адрес 1РРВН) и состояния ЗЬР ЗТАТ (адрес 1РРЗН), форматы которых даны на рис. 1.32, а также регистр команд БЬР СМП (адрес 1ГГАН). Ведомый микроконтроллер может записывать и считывать информацию в этих регистрах; ведущее устройство может производить только запись в регистры РЗ Р1Х, БЬР СМП и считывание из регистров РЗ КЕО, 5ЬР ЗТАТ. МИЕЕОЕСНТЕОЛЛЕЕЫ СЕМЕЙСТВА МС ВЕ 7 6 5 4 3 2 зарезервировано ЗМЕ 81.Р ЗЕР1. !ВЕ МБК ОВР МБК а) 51Р СОХ (адрес 1РР8Н) з г 1 БТАТ178 СВЕ ОВГ 1ВЕ 6) 81.Р ШТАТ (адрес 1РР8Н) Рис. 1.32.
Форматы рагистров ЗЕР СОМ, 31.Р ЗТАТ Порт РЗ функционирует в качестве системного, если в регистре Я.Р СОХ значение бита 51.Р - 1 (при Я.Р - 0 порт РЗ служит для передачи младшего байта адресов-данных или ввода-вывода данных, как описано выше). Остальные биты регистра БЕР СОХ имеют следующие назначения: ОВРМБК, 1ВЕМЯК вЂ” маскируют выдачу сигнала прерывания БЕР1ХТ при работе системного порта; 31.Р1. — определяет выбор адресного сигнала при обращении к регистрам ЗЕР СМ1), БЕР ЗТАТ или РЗ Р1Х, РЗ КЕСе при ВЕРЕ" 1 в качестве адресного используется сигнал БЕРАОК на выводе Р5.0 (демультиплексная системная шина), при Я Р1. - 0 адресным является сигнал на выводе РЗ.1 в момент поступления иа вывод Р5.0 адресного строба ЗЕРАЕЕ (мультиплексная системная шина); ЯМŠ— задает режим работы системного порта: стандартный режим при ЯМЕ - 0 или совмещенный режим при ЯМЕ - 1.
Через системный порт ведущее устройство может обращаться к блоку внутренней памяти ведомого микроконтроллера объемом 256 байт, размещенному на странице ООН. Старший байт адреса этого блока (базовый адрес) задается предварительно в виде программной константы, которая используется при вычислении адреса выбираемой ячейки с помощью подпрограммы обслуживания системного порта. Младший байт адреса поступает через регистр 51.Р СМО от ведущего устройства. Регистр РЗ КЕО содержит данные, которые выводятся в ведущее устройство, регистр РЗ Р1Х вЂ” данные, которые вводятся в ведомый микроконтроллер.
При работе в стандартном режиме обмен данными через системный порт выполняется за два цикла. В первом цикле ведущее устройство вводит в регистр 51Р СМ1) ведомого младший байт адреса. Для обращения к этому регистру адресный сигнал на выводе Р5.0 при демультиплексной системной 96 МИКРОКОНТРОЛЛЕРЫ АРХИТЕКТУРА ЛРОГРАММИРОЕАНИЕ ИНТЕРФЕЙС шине (к этому выводу обычно подключается разряд А1 адресной шины) или Р3.1 при мультиплексной шине (на этот вывод по системной шине А1)7..0 поступает разряд А1 адреса в первом такте цикла) должен иметь значение «1».
При использовании мультиплексной шины на вывод Р5.0 должен поступать адресный строб БЕРАЕЕ от ведущего устройства. После записи в ЗЕР СМП в регистре состояния ЗЕР ЗТАТ (рис. 1.32 б) устанавливается бит запроса прерывания при загрузке регистра команд СВЕ = 1. Во втором цикле ведущее устройство либо записывает в регистр РЗ Р1Х данные, которые хочет ввести в ведомый микроконтроллер, либо считывает содержимое регистра РЗ КЕО, в результате чего он очищается (устанавливается в О) для последующей загрузки данных, выводимых из ведомого микроконтроллера в ведущее устройство. Для обращения к регистрам РЗ РПИ, РЗ КЕС в этом цикле адресный сигнал на выводе Р5.0 (при демультиплексной шине) или на выводе Р3.1 (при мультиплексной шине) должен иметь значение «О».
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
