Бродин В. Б., Шагурин И. И. Микроконтроллеры (1999) (1095894), страница 16
Текст из файла (страница 16)
раздел 1.3). Если в регистре ЕРАх СОМ значение поля МОРЕ - 11, то при каждом событии (совпадении содержимого таймера и регистра ЕРАх Т1МЕ) уровень сигнала на выходе ЕРАх будет меняться на противоположный. Таким образом можно реализовать генерацию импульсных сигналов на этом выходе. Формирование импульсных сигналов различной частоты и скважности на выходах ЕРАх осуществляется при совместном использовании ПРС и ПСР (см, раздел 1.4). 1.'7.
Включение микроконтроллера в цифровую систему Большой арсенал средств, предоставляемых пользователю структурой данного микроконтроллера, позволяет реализовать на его основе разнообразные варианты цифровых систем. В данном разделе описываются два типовых варианта конфигурации таких систем: минимальная конфигурация, в которой используется один микроконтроллер без дополнительной внешней памяти, и максимальная конфигурация, в которой к микроконтроллеру подключается один или несколько блоков внешней памяти.
1.7.1. йяинииальная конфигурация В этом варианте система реализуется на базе модели 83С196НР, которая имеет внутреннюю Т1амять объемом 1000 байт ОЗУ и 4 Кбайт ПЗУ. Внешние устройства подклточаются к системе с помощью портов Р1..Р4 и ЕРОК1; описанных в разделе 1.5. Порты могут использоваться как для параллельного ввода-вывода данных, так и для реализации специальных функций с помощью БПО, ПРС, ПСР ШИМ (см. разделы 1А, 1.5, 1.6). Для работы системы в данном варианте требуется подключение источника питания и формирование ряда необходимых сигналов — синхронизации и некоторых других. Соединение выводов микроконтроллера в системе минимальной конфигурации показано на рис.
1.24 а. Выводы А15:О, А()15:О, КЕАЩ ВНЕ№, КО№, %К№, 1ХЯТ, А|Е, используемые при подключении к микроконтроллеру внешней памяти, в данной конфигурации остаются неподключенными. Для адресации внутреннего ПЗУ необходимо подать высокий потенциал на вход ЕА№. В этом случае при формировании адресов в диапазоне ОРР2000Н..ОРР2РРРРН осуществляется выборка команд из ПЗУ, расположенного на кристалле микроконтроллера. Для подключения питания используются 19 выводов микроконтроллера. Из них 11 выводов служат для подачи потенциала «земли» Уз, величина которого не должна отклоняться от нулевого уровня более, чем на 50 мВ.
Остальные 8 выводов служат для подачи напряжения питания Чп, которое должно иметь величину 5 В, если микроконтроллер работает с частотой син- михвокОнтволпевм семейстВА мсв.вв 75 е попключены Чп внешним устройстВВМ 83С!Еббр а) Чп ! 1)4.7 к Генерптор тввтовых импульсов зхС!96 б) Рис. 1.24. Минимальное конфигурации микроконтроллера ЗхС196МР хронизации до 25 МГц. Если частота синхронизации не превышает 16 МГц, то можно использовать напряжение питания З,З В. Допускаются отклонения напряжения питания Чп от номинальных значений 5 В или З,З В в пределах 10%. Для снижения уровня помех, возникающих при переключении логических элементов микроконтроллера, рекомендуется включить развязывающие конденсаторы емкостью 0,01 мкФ между шиной питания Уп и каждым из выводов еземли».
Показанное на рис. 1.24а подклточение выхода. КР0 осуществляется, если при работе микроконтроллера используется режим отключения питания. В противном случае этот вывод оставляется неподключенным. микгоконтюялееы: юхитвот д вюгтьммиоовьни интаевайс Синхронизация микроконтроллера может быть обеспечена с помощью внутреннего или внешнего генератора тактовых импульсов. Внутренний генератор функционирует при подключении к выводам ХТАЕ1, ХТАЕ2 кварцевого резонатора с сответствующей резонансной частотой Рг (рис.
1.24а). Возможно использование керамического резонатора. Подключение внешнего генератора показано на рис. 1.246. Резистор Вс - 4.7 КОм включается при использовании буферного ТТЛ-каскада между генератором импульсов и входом ХТАЕ1 микроконтроллера. При использовании КМОП буфера резистор Кс не включается. Вывод ХТА1.2 остается неподключенным. Параметры внешних тактовых импульсов должны находиться в следующих пределах: частота Рг от 8 МГц до 16 МГц при Чп = 3,3 В или до 25 МГц при Чп = 5В, нижний уровень Ч„от -0.5 В до 0.3 Чп, верхний уровень Ч, от 0.7 Чп до Чп +0.5В, длительность переднего и заднего фронтов Т1 не более 10 нс, длительность импульса Тр от 0.35 Т1 до 0.65 Тц где Тг - 1/Рг — период следования импульсов. При этом период внутренних синхросигналов (длительность рабочего такта) составляет Тс 2 Тг.
Начальное состояние микроконтроллера устанавливается при поступлениии на вход ВЕЗЕТ№ низкого потенциала Ча < 0.5 В, который должен поддерживаться в течение не менее 16 периодов синхросигналов. Необходимое время обеспечивается при подключении конденсатора емкостью 4.7 мкФ к выводу ВЕЗЕТ№, который через внутренний резистор сопротивлением от 6 до 60 кОм соединен с шиной питания Чп. Установка начального состояния производится в микропроцессорной системе в следующих случаях: ч включение напряжения питания Чп, при котором конденсатор, подключенный ко входу КЕ5ЕТ№, и внутренний резистор обеспечивают требуемую задержку для установки необходимого состояния регистров мкропроцессора; + поступление на вход КЕБЕТ№ внешнего сигнала сброса, формируемого при нажатии клавиши Я (рис. 1.24); + ввод в микроконтроллер команды КИТ или команды 101.РП, в котОрой второй байт КЕУ не равен 1 или 2 (см.
раздел 1.3). Во всех этих случаях регистры микроконтроллера устанавливаются в ис- ходное состояние, которое приведено в табл. 1.21. Если установка начального состояния производится программным способом с помощью команд ВВТ или 11)).РО, то на выводе ВЕЗЕТ№ в течение 16 Тс (время установки) поддерживается низкий уровень потенциала Ч„. После окончания установки начального состояния, когда на выводе ВЕЗЕТ№ устанавливается высокий уровень потенциала Чв микроконтроллер производит загрузку байтов конфигурации ССВ О, 1 из внутреннего ннсчх(снтголлагн семейства мсз.зб Табл.
1.21. Начальное состояние рагистроа бхС196ХР посла сброса Начальное состояние ч) Регистры старший байт младший байт В(ЗЗ СОХ 0 В(ЗЗ СОХ 5..1 0000 0011 0000 0000 ССКО,! хххх хххх СОХ КЕО 0 1111 1110 0000 0000 0000 ОООО 1ХТ МАЗК, 1ХТ МАБК 1 1ХТ РЕХР, 1ХТ РЕХР 1 0000 0000 0000 0000 РЧ(М 2..0 СОХТКО1. 0000 0000 0000 0000 Т! СОХТКОЕ, Т2 СОХТКОЕ Т1МЕК1 2 ОООО 0000 0000 0000 0000 0000 2ЕКО КЕС 0000 0000 ') "х" обозначает неопределенноезначенне бита ПЗУ в регистры конфигурации ССК О, 1, затем выбирает первую команду программы из ячейки с адресом ОГГ2080Н во внутреннем ПЗУ.
АРОК СОМ 0 АРВК СОМ 5..1 АРОК МАЗК 5..0 ЕР Р!К, ЕР МОРЕ ЕР Р1Х ЕР КЕО ЕРА МАЗК, ЕРА ЗТАТ ЕРА0,2 СОХ ЕРА 1,3 СОХ ЕРА 0..4 Т1МЕ Р1..4 Р(К, Р1.А КЕС Р1..4 Р1Х Р1 МОРЕ, Р4 МОВЕ Р2 МОРЕ РЗ МОРЕ РТЗ В1.ОСК, РТЗ СОХ РТЗ СО((ХТ, РТЗ ВЗТ РТЗ СОХЗТ 1, РТЗ СОХЗТ 2 РТЗ РТК 1, РТЗ ЗКС РТЗЗЕЕ РТЗЗКУ ЗВ((Р КХ, ЗВ((Р ТХ ЗР ВА((Р ЗР СОХ ЗР ЗТАТ 0000 1111 хххх 0000 хххх 1111 хххх хххх хххх хххх 0000 0000 0010 0000 0000 0000 1111 1111 1111 1!11 хххх хххх хххх 0000 1010 1010 ОООО 0000 0000 0000 0000 0000 1111 1111 хххх хххх 0000 0000 1000 0000 0000 0001 хххх хххх хххх хххх хххх хххх хххх хххх 0000 0000 0000 0000 0000 0000 1100 0000 0000 1011 78 МИКРОКОНТРОЛЛЕРЫ АРКИТЕКГГРА ПРОГРАММИРОВАНИЕ ИНТЕРФЕЙС 1.7.2.
Максимальная конфигурация В этом варианте микроконтроллер работает совместно с внешней памятью, обеспечивая мультиплексный или демультиплексный обмен информацией в режиме 641< (адресация памяти объемом до 64 Кбайт) или 1М (адресация памяти объемом до 1 Мбайт). При мультиплексном обмене используются выводы АП 15..0 для передачи данных н младших 16-ти разрядов адреса, при демультиплексном обмене для передачи данных используются выводы АП 15..0, а для выдачи младших разрядов адреса — выводы А 15..0.
В режиме 1М старшие четыре разряда адреса поступатот на выводы А 19..16. В режиме 64К эти выводы не используются для адресации памяти и могут служить для ввода-вывода информации с помощью дополнительного 4-разрядного порта ЕРОКТ (см. раздел 1.5). Выбор типа обмена и режима адресации определяется содержимым байтов конфигурации ССВ О, 1, которые загружаются в регистры ССК О, 1 микроконтроллера после начальной установки (КЕЯЕТ). Как указано в разделе 1.1, при значении бита ПЕМПХ - 0 в байте ССВО обеспечивается мультиплексный обмен информацией, при ПЕМ()Х " 1 — демультиплексный обмен. При значении бита МОПЕ64 - 0 в байте ССВ1 реализуется режим адресации 64К, при МОПЕ64 - 1 — режим 1М.
Кроме того, бит В%16 в байте ССВО определяет разрядность внешней шины: при ВЫ!6 - 0 используется 8-разрядная шина А1) 7..0, при В КЧ16 " 1 — 16-разрядная шина А?) 15..0. Для обеспечения обмена с внешней памятью служат следующие сигналы, поступающие на выводы микроконтроллера: АЬŠ— адресный строб, который выдается микроконтроллером, когда на его выводах А 15..0, А 19..16 или АП 15..0, А 19..16 устанавливается адрес; 1ХЯТ- выходной сигнал, который устанавливается при выполнении цикла выборки команды из внешней памяти; высокий уровень сигнала на этом выходе 1ХЯТ - 1 поддерживается в течении всего цикла выборки; КЕАПУ вЂ” входной сигнал готовности, при низком уровне этого сигнала КЕАПУ - 0 микроконтроллер переходит в состояние ожидания, задерживая выполнение записи или считывания до поступления сигнала КЕАЕАХ - 1; ЕА№ — входной сигнал выборки внешней памяти, который при использовании микроконтроллера 83С196ХР обеспечивает обращение к внутреннему ПЗУ, если ЕА№ - 1 и формируемый адрес находится в диапазоне ОР2000Н..ОР2РРРН, при ЕА№ - 0 производится обращение к внешней памяти; для микроконтроллеров 80С196ХР не имеющих внутреннего ПЗУ, этот сигнал должен всегда иметь значение ЕА№ 0; КР№, ттГК№ — выходные сигналы, низкий уровень которых устанавливается в циклах чтения (КП№ - 0) или записи (ЖК№ - 0) информации во внешней памяти; МИКРОКОНТРОЛЛЕРЫ СЕМЕЙСТВА МСВ.ВВ 79 ВНЕ№ — выходной сигнал выборки старшего байта, низкий уровень сигнала на этом выходе ВНЕ№ - 0 устанавливается при чтении-записи целого слова (младший разряд адреса АО 0) или одного старшего байта (разряд АО - 1); при ВНЕ№" 1, АО" 0 производится выборка одного младшего байта.
Микроконтроллер реализует два режима записи при обращении к внешней памяти: стандартный режим, использующий сигналы ЮК№ и ВНЕ№, и режим стробируемой записи, при котором формируются отдельные сигналы ЖКН№, ЖК).№, стробирутощие запись старшего и младшего байта соответственно. Стробируемый режим записи удобно использовать при организации внешней памяти в виде двух отдельных банков для хранения старших и младших байтов. При этом сигналы ЮКН№, ЪУК).№ стробируют запись в банки соответствующих байтов.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
