Бродин В. Б., Шагурин И. И. Микроконтроллеры (1999) (1095894), страница 17
Текст из файла (страница 17)
Выбор режима записи производится при загрузке в микроконтроллер первого байта конфигурации ССВО: стандартный режим задается, если в байте ССВО установлено значение бита ВНЕ - 1, режим стробируемой записи — если установлено ВНЕ - 0 (см. раздел 1.1). Таким образом, назначение выводов 'тч'К№/ЖК1.№ и ВНЕ№/тАГКН№ определяется содержимым байта ССВО: в режиме стандартной записи (бит ВНЕ - 1) на этих выводах формируются сигналы ЮК№, ВНЕ», а в режиме стробируемой записи — сигналы: ЖК1.№ — выходной сигнал записи младшего байта; "'мГКН№ — выходной сигнал записи старшего байта. Временные диаграммы, иллюстрирутощие выполнение циклов записи н считывания при мультиплексном н демультиплексном обмене с внешней памятью, приведены на рис. 1.25.
Внутренние синхросигналы с периодом Тс - 2 / Ет поступают на выход С).КОУТ микроконтроллера, в качестве которого используется вывод Р2.7 порта Р2, программируемый для выполнения специальных функций. Каждый цикл обмена занимает два рабочих такта длительностью Тс, если не вводятся дополнительные такты ожидания. В первом такте производится адресация внешней памяти (такт адресации), во втором такте — обмен информацией (такт обмена). При демультнплексном обмене в начале первого такта каждого цикла микроконтроллер выдает адрес на выходы А19..0.
Во второй половине этого такта формируется адресный строб АЕЕ и устанавливаются сигналы 1НЯТ - 1 при выборке команды, ВНЕ№ - 0 при адресации старшего байта (стандартный режим). В начале второго такта микроконтроллер формирует сигналы КП№ - 0 или тт'К№ - 0 в зависимости от типа выполняемого цикла, и проверяет значение сигнала на входе КЕАРУ.
Если КЕАЕРУ - 1, то во второй половине этого такта микроконтроллер считывает данные, поступившие на шину АР15..0, или выдает на эту шину данные для записи во внешнтою память. При использовании 8-разрядной шины данных (бит ВЖ16 - 0 в байте ССВО) выводы АР15..8 микроконтроллера в цикле чтения поддерживаются МИКРОКОНТРОППЕРЫ; АРХИТЕКТУРА ПРОГРАММИРОВАНИЕ ИНТЕРФЕЙС во Цикл ч'Гения Цикл записи такт 1: такт 2: тает 1: такт 2 А1 Е ИУ№ А!9..16 ВНЕ№ РБТ А0 15..0 адрес данные адрес а) мультиплексиый обмен Цикл чтения: Цикл записи такт 1: такт 2: такт 1: такт 2 А1.Е И)№ А19..0 СБ№ ВНЕ№ ПЯЛИТ А1У! 5..0 данные данные б) демулътиплексный обмен Рис. 1.26.
Выполнение циклов ааписи и считывания при мультиплексном и демультиплвксном обмене с внешней памятью МИ ОИТРОЛЛЕРЫ СЕМЕЙСТВА МСЕ-ЕЕ 81 в отключенном (высокоимпедансном) состоянии, а в цикле записи на них выдаются данные, которые поступили на выводы А()7..0 в предыдущем цикле. При мультиплексном обмене в первом такте каждого цикла на выводы А() 15..0 выдаются младшие разряды адреса А15..0. При этом адрес поступает также на выводы А19..0 микроконтроллера и поддерживается там в течении всего цикла, его старшие разряды А19..16 используются для адресации памяти в режиме !М. Во втором такте устанавливаются сигналы К!)№ - 0 или ЪЧК№ - 0 и по шине АР!5..0 производится прием или выдача данных, если сигнал готовности КЕАВУ - 1.
В случае использования 8-разрядной шины на выводы А1)7..0 в первом такте выдаются восемь младших разрядов адреса А7..0, а разряды А15..8 поступают на выводы А015..8, где сохраняются в течении всего цикла. Микроконтроллер имеет шесть отдельных выводов С55..0№, разрешающих обращение к шести отдельным разделам памяти с различными режимами обмена. Сигнал СБх№ - О, разрешающий обмен с разделом х, где х = 0..5, устанавливается в соответствии с содержимым регистров Ае)1)К СОМх, А1)1)К МВКх, В()5 СОХх (рис.
1.26), адреса которых указаны в табл. 1.5. 15 12 11 ВАЯЕ 19..8 зарезервировано а) А() !)К СОМ х, х - 0..5, адресе 1Е40Н+(8хХ) 15 12 1! МАВК 19..8 зарезервировано 6) А1)!Ж МБК х, х - 0..5, адреса 1Е42Н+(8хХ) 2 ! 1)ЕМ(ЗХ В%т 16 зарезервировно ЪУБ 1 'т!ТБ 0 в) В!!Б СОН х, х - 0..5, адреса 1Е44Н+(8хХ) Рис. 1.26.Фореевт регистров АССй СОМх, А!ЗЮй МЗКх, ВЦЗ СО!4х МИКРОКОНТРОЛЛЕРЫ: АРКИТЕКТТРА ПРОГРАММИРОВАНИЕ ИНТВА»ЕЙО Регистры АРРК СОМх, АРФ МЯКх определяют диапазон адресов, в котором расположен раздел памяти х.
Содержимое 12-битного поля ВАЯЕ19..8 в регистре АРФ СОМх, сдвигаемое на восемь разрядов влево, задает значение 20-разрядного базового адреса раздела х. Содержимое 12-битного поля МАЯК19..8 в регистре АРРК МЯКх определяет размер раздела ч - 2п байт, где и 20-п1, п1 — число старших разрядов в поле МАЯК 19..8, установленных в «1». Так как максимальное значение п1 12, то возможные значения и - 8, 9, 10... 19, 20. Таким образом, размеры разделов могут находиться в пределах от 256 байт до 1 Мбайта.
Если требуется задать размер раздела тГ 16 Кбайт (и -! 4) и базовый адрес ОЕООООН, то необходимо записать в поле МАЯК 19..8 регистра АРРК СОМх число ОЕОО, а в поле МАЯК 19..8 регистра АРРК МЯКх — число ОРСОН, имеющее п1 - 20-и " 6 единиц в старших разрядах. Отметим, что базовый адрес должен задаваться кратным размеру раздела.
Адресные пространства различных разделов не должны пересекаться, если для этих разделов заданы разные режимы обмена, определяемые содержимым соответствующих регистров В|)Я СОХх. Регистр В() Я СОХх задает режим обмена с разделом х. Назначение его разрядов аналогично соответствующим разрядам регистра ССКО. Разряд Р ЕМ|) Х определяет выбор мультиплексного (при РЕМ|)Х - 0) или демультиплексного (при РЕМ|)Х - 1) способа обмена, разряд ВЪЧ16 указывает разрядность используемой для обмена шины данных: 8 бит при ВЖ16 - 0 или 16 бит при ВЖ16 - 1. Содержимое 2-разрядного поля ЖЯ задает число тактов ожидания (от 0 до 3), которые вводятся между первым и вторым тактами каждого цикла. Такое увеличение длительности цикла требуется при использовании внешней памяти с пониженным быстродействием. Дополнительные такты ожидания могут вводиться с помощью сигнала НЕАРХА, как это описано выше.
1.8. Структура и функционирование микроконтроллера 8ХС196МТ Микроконтроллер 8ХС196ХТ, структура которого показана на рис. 1.27, по многим характеристикам аналогичен рассмотренным выше моделям 8ХС196ХР Х||. Входящий в его состав центральный процессор имеет такую же структуру (рис. 1.2), реализует те же набор команд н способы адресации, как процессор микроконтроллеров 8ХС196ХР Х(| (см. раздел 1.3). При этом совпадают как коды команд, так и времена их выполнения (см.
приложение 2), что обеспечивает полнуто программную совместимость, за исключением процедур интерфейса. Одинаковыми являются также объем и организация регистрового блока, состоящего из младшего (256 байт) и старшего (768 байт) м кОнтРОллеРы сЕмейстВА -еа 83 регистровых файлов с возможностью кадрирования регистров старшего файла в окно младшего файла с помощью регистра %'ЕК (см. раздел 1.2). Микроконтроллер обеспечивает адресацию внешней памяти объемом до 1 Мбайта.
Для обработки временных интервалов используются два таймера и процессор событий (ПРС), описанные в разделе 1.6. Обслуживание прерываний осуществляется либо с помощью контроллера прерываний (КПР) по стандартной процедуре, либо с помощью периферийного сервера (ПСР), выполняющего специальные процедуры (см. раздел 1.6). Р5, снтпвны упрамыппа обменом РЗ, ЛО7..0 Р4, ЛО35..В еижт, лис 35 Р0.7..4, Рб 7 л Р3.7..0, ЮТ..О, ХТА3.
3 вхонм ЛЦП выводы ПРО, вывоаы ПРО амвоны УПП, ХТА3.2 таймера 3, СПП н хайнера 2 прармввпна. хапает анны Рио. 1.27. Структура микрокоитрояявра оХС19о10Т Микроконтроллер реализует энергосберега3ощие режимы ожидания и отключения питания аналогично моделям 6ХС196 33)Р, )ТП) (см. раздел 1.1). Можно также обеспечить полное отключение (перевод в высокоимпедансиое состояние) всех выводов микроконтроллера для проверки фуикционирования печатной платы или других микросхем системы, либо подключения к системе схемного эмулятора.
Данный режим осуществляется, если подать на вывод Р2.6 порта Р2, запрограммированного на выполнение специальных функций, низкого потенциала Ча при поступлении на вывод ЕЕБЕТ положительного перепада напряжения. Для выхода микроконтроллера из этого режима необходимо подать на вывод КЕЯЕТ низкий потенциал Чо, а на вывод Р2.6 — высокий потенциал Чг При последующем поступлении положительного перепада напряжения на вывод ЕЕЯЕТ микроконтроллер войдет в нормальный рабочий режим. 84 МИКРОКОНТРОЛЛЕРЫ. АРХИТВГГТТМ, ПРОГРАММИРОВАНИЕ ИНТЕРФЕЙС 1.8.1. Особенности структуры Микроконтроллер 8ХС196ХТ содержит ряд дополнительных блоков, существенно расширяющих его функциональные возможности.
В качестве основных особенностей его структуры и функционирования необходимо отметить следутощие: + значительно увеличенный объем внутренней памяти, которая включает 32 Кбайт программируемого ПЗУ и 512 байт ОЗУ; + введение 10-разрядного аналого-цифрового преобразователя (АЦП со схемой выборки-хранения СВХ и аналоговым мультиплексором АМП), обслуживающего четыре аналоговых входа; Е расширенные возможности интерфейса: восемь параллельных портов (шесть 8-разрядных и два 4-разрядных) и два последовательных порта (универсальный УПП и синхронный СПП); е увеличение числа каналов обработки сигналов в ПРС до 10, Е введение контроля выполнения программ с помощью сторожевого таймера (СТТ) и контроля частоты тактовых импульсов Рп В отличие от 8ХС196ХР Х?? рассматриваемый микроконтроллер не содержит широтно-импульсных модуляторов. Прн необходимости генерация импульсных последовательностей осуществляется с помощью ПРС.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
