Солонина А., Улахович Д. Алгоритмы и процессоры цифровой обработки сигналов (2002) (1095891), страница 62
Текст из файла (страница 62)
Подкадры распределяются по двум секциям А и В: подкадры с четными номерами (О, 2, 4, б) размещаются в секции А, подкадры с нечетными номерами (1, 3, 5, 7) — в секции В. код»т Номер оодквдрв ! в потоке ! О , 1 ! 2 1 3 1 4 16-з» 1 и-оэ секции В Рис. 8.37. Разбиение потока данных на секции Олноврел»е!»Но могут быть доступны только два любых подкадра, принадлежащих разным секциял», т.
е. один калр с четным номером, а второй — с нечетным. Таким образом, обеспечивается одновременный доступ только к 32 элементам из допустимых 128. На рис. 8.37 показано, что доступны только блок О секции А, содержащий элементы Π— 15, и блок 1 секции В, содержащий элементы 48 — б3 кадра потока данных. Управление доступом к полкадРам приема и передачи осуществляется регистрами включения каналов передачи и приема. В конце каждого подкалра, содержащего !б элементов или меньше, генерируется пРерывание передачи и приема на контр»в»леры ППУ или ПДП.
Это прерывание является сигналом перехода к новой секц»»и. Глава 8. Периферийные устройства Алгоритмы н процессоры цифровой Обработки сигналов 347 348 8.10. Хост-порт Большинство сложных многопроцессорных систем нуждаются в управлении со стороны только одного из приборов (процессоров)„составляющих систему. Этот прибор называют велушилт, а остальные — ведомыми. Ведущим может быть компьютер, другой процессор, микроконтроллер. Ведущий прибор в технике 1!ПОС получил наименование хосги-ирибора, т.
е. "хозяина" системы (англ. /тгкт! — хозяин). Другой задачей в многопроцессорных системах является повышение скорости обмена данными, что возможно при переходе от последовательного порта к параллельному, когда скорость обмена данными между хост-прибором и ведомыми приборалти приближается к скорости работы шины данных, а операция чтения или записи может произволиться за олин машинный цикч. Указанные задачи решаются организацией параллельных портов, называемых хост-портами.
Хосгл-лорти — это 8- или 16-разрялный параллельный порт ввода/вывода, выделяемый в процессоре и прелназначенный для прямого обмена данными между хост-прибором и процессором. Хост-прибор воспринимает любой из подключенных к нему процессоров как периферийное устройство, содержащее доступную специально выделенную область внутрикристальной памяти — хост-память.
Всем процессорам в системе присваиваются индивидуальные алреса, по которым хост-прибор осуществляет управление отдельным процессором. Хост-порт организован таким образом, что он не влияет на работу и быстродействие остальных устройств процессора. Все современные и перспективные процессоры, включая платформы ТМ5320С5ххх и ТМЯ320Сбххх, семейства процессоров А)3ЯР-21хх и фирмы Могого1а, снабжены интерфейсами хост-портов (Н!Р. Нтжг !П1е1гасе Роп). Интерфейс хост-порта (хост-интерфейс) в зависимости от образца процессора может быть сконфигурирован лля работы с 8- или 16-разрядными данными, иметь разлельные шины адреса и данных или мультиплексируемую шину данных/адреса.
Рассмотрим работу обобщенного хост-интерфейса (рис. 8.38) при условиях: (3 данные в процессоре !6-разрядные; 1:3 шина данных/адреса 8-разрялная мультиплексированная; (3 внутрикристальная хост-память имеет объем 2 Кбайт. Хост-порт включает в себя: П три регистра лдя связи хост-прибора с ППУ процессора: ° регистр управления (РгУпрХост), лоступпый как хост-прибору, так и процессору; ° мультиплексированный регистр хост-данных перелачи/приема (РгДХост), доступный только хост-прибору; регистр содержит либо данные, которые считаны из памяти и должны быть переданы хост-прибору, либо данные„поступившие от хост-прибора для записи в память; ° регистр хост-алреса (РгАХост), доступный татько хост-прибору; П логику управления хост-интерфсйсолт; (3 вспомогательный канал ПДП.
Шина кснтрсллврв памяти данных Хост-прибор Шина данныхтвдрв св РгупрХост 16 Двннывтвдрвс 6 В В РгДХост 1-н байт Выбор рвгк стра/байта м Данные о х 16 Стробы с м с и м с и с с н с м о ст 2-й байт В В 3 Чтвннвтзвпись Строб РгДХост 1-й байт Адрес 16 о Х 16 Управление пересылками Строб ы 2-й байт э Готовность всинкроннсгс чт ня 16 Логика упрвкпкнкя хост-интерфейсом прерыванкв Рис.
В.ЗВ. Структурная схема обобщенного хост-интерфейса Хост-интерфейс может работать в одном из двух режимов: О в режиме группового доступа; О в режиме только хост-интерФейса. Резитти груллового догтиула является обычным режимом работы, когда хост- память доступна как хост-прибору, так и самому процессору. В этом режиме асинхронные обращения со стороны хост-прибора синхронизируются внутренней системой процессора н в случае конфликта между процессором и хост-прибором при одновременном обращении к памяти на чтение или запись хост-прибор имеет приоритет, а процессор ожидает олин цикл, пока нс завершится выполнение обращения со стороны хост-прибора. При обращении хост-прибора к хост-регистру данных логика управлении интерфейсом автоматически обеспечивает поступ к вылеленному двунаправленному блоку хост-памяти для завершения пересылки данных.
348 Алгоритмы и процессоры цифровой обработки сигналов рвжил~ "только хост-интерфейс" исключает доступ процессора к хост- памяти. Этот режим позволяет обрашаться хост-прибору к памяти данных даже в тех случаях, когда процессор находится в состоянии сброса, пониженного потребления мощности илн в состоянии останова внутрикристальной периферии и ЦПУ.
Рассмотрим последовательность действий в режиме группового доступа при обрашении хост-прибора к процессору для пересылки данных из хост- прибора в хост-память процессора. Хост-прибор начинает обрашеиие к процессору последовательным вызовом регистра управления, регистра алреса и регистра данных.
Сигнал "номер вызываемого регистра" указывает, какой из перечисленных регистров вызывается хост-прибором. Первым вызывается регистр управления, который определяет: О порялок следования байтов (полуслов); С) прерывание ЦПУ со стороны хост-прибора; сл прерывание хост-прибора со стороны ЦПУ; (3 запрос вызова хост-прибора: (3 значение сигнала, выставляемого хост-прибором.
При вызове адресного регистра на шине адреса/данных устанавливается алрес в хост-памяти и формируется строб адреса лля загрузки алресного репи стра. Данные из хост-памяти записываются в регистр данных. Поскольку внутренние слова процессора и алрес являются 1б-разрядными. все пересылки должны состоять из лвух, слелуюших друг за другом, байтов.
Сигнал "номер байта", постуиаюший от хост-прибора. указывает, какой из двух байтов должен пересылаться первым. Регистр управления ио сигналу "илентнфикация полуслова" опрелеляет, какой из пересылаемых байтов является старшим в !6-разрядном слове.
По сигналам "строб чтения" и "чтение/запись" данные выставляются на шине данных. Аналогичным образом происходит пересылка данных из хост-прибора в процессор. Чтение и запись массивов данных, размешеииых в последовательно расположенных ячейках памяти, может происхочить в режиме автоинкремента, причем чтение данных осушествляется постиикрементированием алресного регистра, а запись данных — преинкрементированием.
Хост-прибор может прервать ЦПУ и перевести процессор в режим пониженного потребления мощности установкой специально отведенных битов в регистре управления. Процессор со своей стороны также может послать хост-прибору сигнал прерывания, однако прерывпние между бпйтпми одного словп недопустимо. Вследствие асинхронной работы хост-интерфейса в процессоре могут появиться отложенные циклы При обнаружении такой ситуации процессор выдает сигнал "готовности", позволяюший включать режим ожидания иа хост-приборе до завершения отложенных циклов. Глава 9 ' Подготовка программ пользователя.
Языки программирования 9Л. Этапы разработки программы Рб ~~7 . В т. Зталы Разработки программы Процесс разработки программ описан во многих пособиях и книгах. Часто его называют жизненным циклом разработки программы !43!. Ои включает в себя следуюшие этапы (рис. 9.1). ЗбО Алгоритмы и процессоры цифровой обработки сигналов Глава 9. ГГодготовка программ пользователя, Языки программирования Збг П Постановка и формулировка задачи, описание далппвх.
На этом этапе определяется назначение программы, формулируются требования к исходным н выходным данным, их структуре н форматам, методам ваала и выпада н проектируел1ой системе. В соответствии со структурой и объемом ланных выбирается общий вид системы н пал1яти, методы и порты ввода/вывода. Эта информация является прелварительной и может уточняться н процессе дальнейшей работы, однако она необходима для работы над програмлюй В частности алгоритмы люгут зависеть от структуры данных.
П Разработка алгоритма и структуры программы. На этом этапе выбирается метод решения задачи и разрабатывается алгоритм его реализации. Формируется структура программы в виде функциональных модулей, и определяется интерфейс модулей, т. е. конкретные входные и выходные параметры, через которые они получают и передают данные. При этом важно выделить стандартные модули, лля реализации которых можно использовать или приспособить стандартные решения и библиотеки стандартных функций.
Весьма удобным н наглядным средством представления алгоритма и связей межлу функциональными молулями является схема алгоритма 1121. На этом этапе могут уточняться требования к выбору процессора. В задачах, в которых большую часть необходимых действий составляют вопросы управления, может оказаться выгодной ориентация на использование гибридных процессоров с ядром ПЗР и микроконтроллера (см. рвзд.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
